摘要：本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法。运用静态Latch实现分布式RAM的写入同步，以降低对时序控制电路的要求；为克服电荷共享问题，提出通过隔断存储单元之间通路的方法实现移位寄存器。以含两个四输入LUT（Look Up Table）的多功能可编程逻辑单元为例，详细说明电路的设计思路以及实现方法。研究表明，本文提出的方法可以简化对时序控制电路的设计要求，克服电荷共享问题，减少芯片面积。

关键词：fpga可编程逻辑单元 分布式ram 移位寄存器 

单位：复旦大学专用集成电路与系统国家重点实验室; 上海200433