摘要：缺乏可控制性和可观察性是SOC嵌入式内核测试电路最难解决的问题。本文提出在SOC嵌入式内核测试电路中引入DFT和BIST方法。介绍了IEEEll49．4混合信号测试总线及其应用特点，讨论运用重配置的DFT方法和测试点插入的DFT方法来增强混合信号系统的可控制性和可观察性。阐述ADC／DAC与PLL两种电路的BIST技术在SOC嵌入式内核测试的应用。为解决SOC混合信号测试难题提供一种有效的方法。
关键词：混合信号 ieee 可测性设计 内建自测试
单位：柳州运输职业技术学院 柳州545007
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
相关期刊
Progress in Natural Science:Materials International Journal of Systems Science and Systems Engineering Journal of Systems Science and Complexity Science China Technological Sciences Journal of Systems Engineering and Electronics Chinese Annals of Mathematics,Series B Chinese Optics Letters Biomedical and Environmental Sciences Chinese Annals of Mathematics Series B The Journal of China Universities of Posts and Telecommunications
购物车(0)