摘要：VHDL设计是行为级的设计。利用VHDL设计电路是目前对于较复杂的电路系统进行设计时的最好选择，但设计中如何进行电路的简化直接关系到电路的复杂度及可靠性。VHDL语言的优化设计旨在充分利用CPLD／FPGA所提供的硬件资源，使项目设计能适配到一定规模的CPLD／FPGA芯片中，并提高系统的工作速度、降低系统功耗。优化的主要目标是减少适配所需要的宏单元数。本文分析了VHDL设计中容易引起电路复杂化的原因，提出了相应的解决方法。

关键词：vhdl语言 毛刺 状态机 

单位：常州轻工职业技术学院 常州213164