摘要：在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中是采用Viterbi和Turbo加速器来实现前向纠错。咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点。本文提出一种在FPGA中实现的咬尾卷积码的Viterbi译码算法,并在Xilinx的XC3S500E芯片上实现了该算法,最后对该算法性能进行了分析。

关键词：lte系统 咬尾卷积码 viterbi译码 fpga实现 

单位：重庆邮电大学计算机学院 重庆400065 重庆邮电大学通信学院 重庆400065