摘要：全速测试（at-speed ATPG）是现代电子设计中必需的一个重要环节。然而由于在做ATPG时,时序信息不完整,所以某些全速测试的向量会激活一些实际系统中不需要那么快时钟速度的路径,这样就会使得这些向量在芯片量产测试中无法通过,导致芯片良率的降低,而这些降低却是由测试的失误造成的。本文主要解释了时序例外路径（timing path exception）在全速自动测试向量生成（at-speed ATPG）中的重要性,以及如何使用时序例外防止芯片良率降低的误发生,并且结合工作中的实际项目对旧的处理时序例外的方法和新方法做了比较,结果证明采用新方法可以使测试向量的覆盖率增加,被屏蔽的测试单元减少。

关键词：自动测试向量生成 时序例外路径 全速测试 芯片良率 

单位：羿发科技深圳有限公司北京分公司 北京100080 青岛港湾职业技术学院电气工程系 青岛266404