摘要：本项目是基于SDRAM（SynchronousDynamicRandomAccessMemory，同步动态随机存储器）的控制器设计，用于自动测试设备测试向量发生器中，控制SDRAM和外界进行通信。SDRAM内存访问采用突发（BURST）模式，它的原理是，在现有的标准动态存储器中加入同步控制逻辑（状态机）。利用一个单一的系统时钟同步所有的地址数据和控制信号。以状态机为主线，下分三个模块分别完成命令的编码刷新、命令执行、以及数据通路选择等功能。将数据输入，然后再读回。设计good error信号线，判断读写成败。通过chipscope详细查看读写过程。

关键词：sdram sdram控制器 状态机 

单位：北京自动测试技术研究所 100088