摘要：该文提出了一种适用于HDTV视频解码器的高性能SDRAM控制器。通过为SDRAM控制器设置多个端口并集成仲裁功能，该SDRAM控制器可以取代传统的总线＋DMA结构，为解码器中的功能单元有效地分配存储器的带宽资源。该文提出的SDRAM控制器内建流水线式的地址和数据路径，配合SDRAM本身流水处理指令的特性，能够无延时地处理各个端口上的存储器访问请求，从而降低了对片上缓存的需求。仿真综合结果表明，该文设计的SDRAM控制器满足HDTV解码的性能要求，且与总线＋DMA结构相比，片上缓存容量减少了约70％。

关键词：hdtv sdram控制器 视频 解码 

单位：清华大学电子工程系; 北京100084