线上期刊服务咨询,发表咨询:400-808-1701 订阅咨询:400-808-1721

可编程逻辑阵列分段递进优化布局算法研究

崔秀海 杨海钢 龚萧 黄娟 谭宜涛 电子与信息学报 2010年第06期

摘要:为了提高FPGA(Field Programmable Gate Array)的布通率并优化电路的连线长度,在模拟退火算法的基础上,该文提出一种新的FPGA布局算法。该算法在不同的温度区间采用不同的评价函数,高温阶段采用半周长法进行快速优化布局,低温阶段在评价函数中加入变量因子并进行适度的回火处理,以此来优化布局。实验表明,该算法提高了布通率,优化了连线长度,与最具代表性的VPR(Versatile Place and Route)布局算法相比布线通道宽度提高了近6%,电路总的连线长度降低了4-23%。

关键词:fpga布局评价函数布通率模拟退火

单位:中国科学院电子学研究所 北京100100 中国科学院研究生院 北京100039

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

电子与信息学报

北大期刊

¥1272.00

关注 31人评论|2人关注