线上期刊服务咨询,发表咨询:400-808-1701 订阅咨询:400-808-1721

40 nm CMOS工艺下的低功耗容软错误锁存器

黄正峰; 王世超; 欧阳一鸣; 易茂祥; 梁华国 电子与信息学报 2017年第06期

摘要:为了降低集成电路的软错误率,该文基于时间冗余的方法提出一种低功耗容忍软错误锁存器。该锁存器不但可以过滤上游组合逻辑传播过来的SET脉冲,而且对SEU完全免疫。其输出节点不会因为高能粒子轰击而进入高阻态,所以该锁存器能够适用于门控时钟电路。SPICE仿真结果表明,与同类的加固锁存器相比,该文结构仅仅增加13.4%的平均延时,使得可以过滤的SET脉冲宽度平均增加了44.3%,并且功耗平均降低了48.5%,功耗延时积(PDP)平均降低了46.0%,晶体管数目平均减少了9.1%。

关键词:软错误单粒子翻转单粒子瞬态加固锁存器

单位:合肥工业大学电子科学与应用物理学院; 合肥230009; 合肥工业大学计算机与信息学院; 合肥230009

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

电子与信息学报

北大期刊

¥1272.00

关注 31人评论|2人关注