线上期刊服务咨询,发表咨询:400-808-1701 订阅咨询:400-808-1721

FPGA硬核处理器系统加速数字电路功能验证的方法

刘小强; 袁国顺; 乔树山 电子与信息学报 2019年第05期

摘要:为了缩短专用集成电路和片上系统的功能验证周期,该文提出FPGA硬核处理器系统加速数字电路功能验证的方法。所提方法综合软件仿真功能验证和现场可编程门阵列原型验证的优点,利用集成在片上系统现场可编程门阵列器件中的硬核处理器系统作为验证激励发生单元和功能验证覆盖率分析单元,解决了验证速度和灵活性不能统一的问题。与软件仿真验证相比,所提方法可以有效缩短数字电路的功能验证时间;在功能验证效率和验证知识产权可重用方面表现优于现有的FPGA原型验证技术。

关键词:专用集成电路功能验证片上系统fpga原型验证socfpga

单位:中国科学院微电子研究所; 北京100029; 中国科学院大学; 北京100049

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

电子与信息学报

北大期刊

¥1272.00

关注 31人评论|2人关注