摘要:时钟切换在数字集成电路设计中十分常见,对时钟MUX电路结构的正确时序约束显得非常重要。介绍几种常见的时钟MUX电路结构,使用业界标准Synopsys设计约束(SDC)对不同MUX电路结构分别给出几种时序约束方法。详细分析了各MUX结构约束的原理。给出约束方法在40 nm、16 nm、7 nm等工艺下均成功流片。
关键词:集成电路设计 asic 时序约束 时钟创建 时钟
单位:天津市滨海新区信息技术创新中心; 天津300072; 国家数字交换系统工程技术研究中心; 河南450007
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社