首页 > 期刊 > 西华师范大学学报·哲学社会科学版 > 异步时序逻辑电路设计的一种简明方法 【正文】
摘要:提出了一种异步时序电路设计的新方法:时钟信号与次态卡诺图联立法.根据时钟信号填写次态卡诺图,当触发器满足时钟信号时其次态由状态转换图决定,否则其次态为约束项.据此可方便求出驱动方程并判断自启动.
关键词:异步时序逻辑电路 电路设计 时钟信号 次态卡诺图 状态转换图
单位:西华师范大学计算机科学系,四川南充637002
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
相关期刊
相关范文
省级期刊
¥148.00