首页 > 期刊 > 电子测试 > 从表决器设计看组合逻辑电路设计方法 【正文】
摘要:组合逻辑电路是数字电路很重要的组成部分,其设计方法的掌握程度直接关系到数字系统的设计能力。本文通过三个实验,采用不同的方法设计了四变量多数表决器,并验证了其逻辑功能,进一步对组合逻辑电路的设计方法进行了分析总结,表现了数字电路设计的灵活性,锻炼了学生的动手能力。
关键词:表决器 组合逻辑电路 设计方法
单位:西北民族大学电气工程学院 兰州730030
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
相关期刊
省级期刊
¥400.00