摘要：该文通过迭代次序的改进和有理近似的引入,提出了改进的CORDIC算法.根据改进的CORDIC算法,实现了初等函数的快速统一运算,采用Verrilog-HDL完成了16位数值协处理器IP核的设计.该IP核具有规模较小、高速和控制简单的特点,非常适合嵌入式应用.

关键词：嵌入式协处理器 初等函数 cordic ip核 

单位：西安电子科技大学微电子研究所; 西安; 710071; 西安电子科技大学计算机学院; 西安; 710071