摘要：全数字锁相环设计是相干解调全数字接收机载波同步和位同步的关键技术,而大频偏和低信噪比分别从两个方面增加了环路设计的难度.该文在此背景下,以捕获时间和跟踪性能为指标,从模拟环路分析出发,给出一种适用于大频偏和低信噪比条件的全数字锁相环设计.

关键词：数字锁相环 多普勒频偏 低信噪比 同步 

单位：中国科学院微小卫星联合重点实验室; 上海200050