摘要：针对低密度奇偶校验（LDPC）码较大的译码复杂度和RAM占用，该文提出了一种低译码复杂度的Turbo架构LDPC码——并行交织级联Gallager码（Parallel Interleaved Concatenated Gallager Code，PICGC）。该文给出了PICGC的设计方法和编译码算法，并分析比较了PICGC译码器与LDPC译码器所需的RAM存储量，推导出RAM节省比的上界。理论分析和仿真结果表明，PICGC以纠错性能略微降低为代价，有效地降低译码复杂度和RAM存储量，且译码时延并未增加，是一种有效且易于实现的信道编码方案。

关键词：ldpc码 级联码 译码复杂度 

单位：北京交通大学轨道交通控制与安全国家重点实验室; 北京100044