摘要：基于自适应块划分尺寸变换（ABT）和8×8整数DCT（IDCT）与量化的实现算法，改进了现有的4×4整数DCT与量化算法。利用两种变换算法可合并性和量化的相似性，设计了可复用ABT和量化器的硬件电路，并使用Verilog语言对该设计进行了超大规模集成电路（VLSI）实现，采用SMIC0．18μm工艺．综合后的电路关键路径最大延时为11．94ns，电路面积为1．20mm。。实验对比结果表明，本设计在基本不增加面积的情况下，使得原来只能处理8×8的IDCT和量化器也能处理4×4IDCT与量化，增强了硬件电路的适应性，同时也提高了系统的灵活性。

关键词：超大规模集成电路 自适应块划分尺寸变换 整数dct 量化 

单位：浙江大学超大规模集成电路研究所 浙江杭州310027