摘要：对FFT处理器提出了一种采用扫描的内建自测试方案。该方案充分利用FFT结构上的规则性，采用扫描的可测性设计，不需要对处理器内部基本功能单元作任何更改，且测试序列生成和响应压缩都可通过对已有功能模块如累加器的复用来完成。通过将系统已有流水线寄存器构成扫描链且通过扫描链的可重构，不仅进一步简化了测试设计要求，而且减少了硬件成本和系统性能占用，同时还具有测试向量少、故障覆盖率高的优点。

关键词：内建自测试 可测性设计 fft处理器 扫描测试 

单位：电子科技大学自动化工程学院 成都610054