摘要：针对传统频率计测量精度不高、测量过程中精度易发生变化以及逼近式换挡速度慢等缺点,利用VHDL语言和复杂系统可编程逻辑器件CPLD,开发了一种等精度自适应测频系统。该系统采用VHDL语言编写程序,选用EDA开发软件QuartusII作为开发平台,并具体给出了系统的软硬件设计流程。试验表明,该频率计测量速度快、测量精度高、测量误差小,较好地弥补了当前频率计的缺点。

关键词：复杂可编程逻辑器件 集成电路 低功耗 控制模块 可靠性 

单位：临沂大学信息学院 山东临沂276005