摘要:基于单电子晶体管的主方程算法,在简化Lientschnig的单电子晶体管模型基础上,建立了基于Verilog-A的单电子晶体管行为描述模型,并利用Cadence Spectre仿真器对该模型进行了验证.通过单电子晶体管逻辑电路的设计和仿真,表明该模型具有合理的精确度,且速度快,为单电子晶体管电路及混合电路的仿真提供了一种有效的方法.
关键词:单电子晶体管 主方程法 set逻辑电路
单位:西安理工大学电子工程系; 陕西西安710048
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社