摘要：在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.本文提出了一种利用概率统计模型计算逻辑电路可靠度的方法,将电路中的每个逻辑门是否正常输出看作一次随机事件,则发生故障的逻辑门数为某个特定值的概率服从伯努利分布;再利用实验统计单个逻辑门出错时电路的逻辑屏蔽特性,根据此方法计算出ISCAS’85和ISCAS’89基准电路可靠度的一个特定范围.理论分析和实验结果表明所提方法是准确和有效的.

关键词：软错误 可靠度 概率统计模型 逻辑屏蔽 伯努利分布 

单位：湖南大学信息科学与工程学院 湖南长沙410082 长沙理工大学计算机与通信工程学院 湖南长沙410114 杭州电子科技大学管理学院 浙江杭州310018