摘要：随着控制网络技术的发展,分布式控制系统对时钟同步的要求越来越高。当前的时钟同步系统通常是使用软件的方式,在网卡驱动时打上时间戳,然后根据时钟同步协议IEEE1588算法进行时钟同步。然而操作系统、网卡时槽的延迟和时钟晶振的偏移等因素的影响导致时钟同步精度只能达到微秒级,为了满足工业控制总线时钟精度的要求,本文提出了基于FPGA的时钟同步、时钟补偿和最佳主时钟的算法,通过搭建测试平台,最后使系统的时钟同步精度达到了纳秒级。

关键词：ieee1588 fpga 时钟补偿 最佳主时钟 

单位：重庆邮电大学 重庆400065 湖南商学院资产管理处 长沙410205