首页 > 期刊 > 电子测试 > 基于有限状态机的二进制序列信号检测器的设计 【正文】
摘要:本文用Verilog HDL语言在Altera公司的现场可编程逻辑器件EP1C6Q240C8上设计了一个8位序列信号检测电路。文中介绍了Verilog HDL状态机设计电路的方法,给出了所设计电路的仿真波形,并最终在可编程逻辑器件EP1C6Q240C8上实现了该电路。
关键词:序列信号检测器 verilog hdl ep1c6q240c8
单位:长治学院电子信息与物理系
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
相关期刊
相关范文
省级期刊
¥400.00