摘要：该文提出两种基于FFT的伪码快速捕获方案，一种是基于分数倍采样率转换器的快捕方案；另一种是基于抽取器的快捕方案。两种伪码快捕电路均利用设计复用技术使硬件规模大幅减少：采用并行设计使系统的运算速度大大提高：采用块浮点算法以提高动态范围和运算精度。两种快捕电路均由一块FPGA实现。仿真和测试结果表明，基于分数倍采样率转换器的快捕电路与基于抽取器的快捕电路相比，占用的硬件资源较大，但是捕获精度更高。

关键词：快速傅里叶变换 伪码快速捕获 现场可编程门阵列 块浮点算法 

单位：北京理工大学电子工程系; 北京100081