关键词：EPPCPLDFIFO数据采集
数据采集系统中，通过微机COM端口的RS-232串行通讯及通过微机并行端口的并行通讯具有开发使用方便的特点，前者可与工作于11.0592MHz晶振下的8052单片机在波特率115200时，实现10ksps(samplespersecond)的连续数据采集和传输而不丢失数据，若要达到更高速率的数据采集，可以通过并行口通讯方式实现。当前微机均可通过配置CMOS，将基地址为378H的并行口设置为EPP模式以支持通过数据口双向传输通讯，并由芯片硬件自动产生握手信号，实现高速传输的目的。
为充分实现EPP模式的高速特性，外设应当及时响应EPP的握手信号，当数据采集系统工作于非实时多任务的WIN98操作系统环境下，为实现数据高速、均匀性采样，还需要在外设配置必要的数据缓冲存储器。如果数据采集速率低于EPP模式数据读入平均速率，就可能实现数据的连贯有效性。有资料[1]说明在EPP模式，可实现500kBytes/s以上的传输速率，这表明通过EPP模式，可以实现500ksps的数据采集系统。通过对EPP模式的深入实验分析，发现要实现500ksps，外设硬件及微机软件程序均要采取一些策略：硬件上必须配置FIFO数据缓冲存储器，才能协调数据采集严格的时间间隔要求与数据传输给微机的非实时、非均匀性之间的矛盾；软件程序方面应当采取双字读的方法，否则EPP模式下仅能实现250kBytes/s数据读取可行性。
1EPP模式读取速率的实验分析
图1为实验EPP模式读取速率的电路，实验程序为
Delphi结合内嵌汇编语言，涉及EPP读取的关键代码如下：
FUNCTIONREADDATA:BYTE;
VAR
STARTTIME,STOPTIME,DELAY:INT64;
NUMBER:LONGWORD;
QUERYPERFORMANCECOUNTER(STARTTIME);
FORNUMBER:=0TO999999DO
BEGIN
ASM
MOVDX,$37C
INAL,DX
MOVRESULT,AL
END;
END;
QUERYPERFORMANCECOUNTER(STOPTIME);
DELAY:=STOPTTIME-STARTTIME;
END;
此为循环1000000次读取EPP数据口程序，循环仅为方便用计时及示波器观察而设，并在执行前后分别读取系统计数值，DELAY值除以1.2后为执行花费的时间（单位为微秒），执行前先通过对地址379H的D0位写入高，使该位为低（注意：对该位写入低通常不能达到使该位变为低的目的，只有采取写入高才能使该位变为低），以清除EPP超时位，当A、B点均为低时，可实现最快的EPP握手，若A为高、B为低时，由于EPP周期开始时满足WAIT为低的要求，EPP自动在DATASTB处输出低，但因WAIT没有出现表示应答的高状态，EPP在延时10μs后，将DATASTB恢复为高以结束该次EPP访问过程，并置超时位。稍后因WAIT为低再次开始一次EPP访问过程，如果B为高，则WAIT为高，不能满足EPP的开始条件，故DATASTB保持为高，EPP在延时10μs后结束该次EPP访问过程，并置超时位。在发生超时情况下，数据仍然可正确读入
(这一特性与笔者所查资料[1]有出入)，此结论可通过对比循环前后时间差来及实际读入数据值证实。
注意程序循环中并未执行清除EPP超时位的指令，根据笔者实验，即使已发生EPP访问超时，也不影响下一次的EPP读周期（包括对37BH的地址读及对37CH的数据读），但超时对EPP写周期有影响，在清除超时位之前，EPP写周期无效（因本文不涉及EPP写周期的内容，此处不再展开探讨）。在图2所示意波形中，当有正确握手的EPP读周期执行时间约为1.5μs，此时间是字节模式下一次有效EPP访问所需最短时间，在这段时间内，“INAL，DX”这一条指令占据了约90%以上的访问时间，验证此点仅需临时屏蔽“INAL，DX”指令，并比较所花费的时间差别即可。1.5μs相当于接近700kBytes/s的数据读速率。如果以“INEAX，DX”替代“INAL，DX”指令，可以充分利用EPP模式下硬件将4个8位数自动合并为1个32位数的特性，在一次I/O访问中由硬件自动产生4个DATASTB负脉冲从而实现4个字节的输入。因为一次字节模式的I/O访问所费时大约间需要1.5μs，减少这类指令的执行次数有利于实现更高速的EPP访问过程，经实验发现以4字节方式访问的EPP过程可以在3.2μs内读取一次，即平均每字节需0.8μs，相当于1.2MBytes/s，此实验结果是基于外设可以连续不断的输送数据理想前提，实际上要实现有效的数据传输，可得到的速率要低于该值。
2WIN98下高速EPP接口的构成
在WIN98环境下，由于非实时多任务的特性，运行于RING3的应用程序频繁作系统打断，这决定了靠软件无法实现连续均匀的数据采样，只有在硬件上配置数据缓冲存储器并及时传入微机以免数据缓冲存储器溢出。只要保证一定深度的数据缓冲存储器，且满足数据传输平均速率大于数据采样速率，就能将所采集的数据传入微机的大容量内存，以备处理。在硬件构成方面，为以较低代价获得大容量的FIFO数据缓冲存储器，采取CPLD器件结合512KB的SRAM方式，实现，由CPLD器件完成读写控制的FIFO特性及EPP模式的应答握手信号。接口结构及CPLD内部功能模块见图3所示，数据在CPLD控制下，以2μs的固定速率存入SRAM环状连续增量地址，因为EPP模式读取速率与数据采样的固定速率是异步的，控制逻辑为保证2μs的固定采样速率，当采样时间点到达时，不论当前是否处于EPP应答处理期间，优先执行数据采样，因为处理是在系统时钟脉冲驱动下的硬件行为，仅存在固定的传输延时，故两次采样间隔是严格保证的。
EPP模式的读取平均速率必须高于数据采样速率，一旦FIFO数据读空必须让微机正确处理，由前述实验可知，每次字节方式I/O执行时间约为1.5μs，如果通过在EPP的状态口（379H）的保留位输入代表FIFO读空的信号，则每完整读取均要执行两次I/O指令：EPP数据读及EPP状态读，至少需3μs完成读取一个字节，这也是通常方式能达到的最快有效读取速率。当采用双字读读及EPP状态读的方式时，需4.8μs完成4个数据字节读取，但此方式需要处理的一个问题：由于双字方式EPP数据读由硬件自动产生4个EPP数据读周期，当其执行完毕，执行EPP状态读发现FIFO已空，微机软件无法判别在从第几个EPP数据读周期开始FIFO为空，从而影响对数据队列的正确排序，故CPLD逻辑应当在FIFO队列还有至少4个未读数据时必须发出读空信号，微机程序应当在每次EPP开始前执行读取状态口的指令，以决定是否可以开始EPP数据读周期，从上分析可以看出为实现有效的EPP数据读取，平均每字节至少需要1.2μs，即可
以获得最快约800kBytes/s的数据传输速率。因500ksps的数据采集设计速率仅略低于800kBytes/s的数据传输速率，考虑WIN98工作环境，配置大容量的FIFO十分必要，采用大容量SRAM与CPLD器件构成FIFO，具有成本较低的优点，通过使用VHDL的行为描述，经CPLD器件开发软件的编译、综合、仿真、适配、下载，实现所需要的控制逻辑。根据设计，当数据锁存输出的下一个时钟脉冲（即83ns后）,WAIT将输出为高电平，EPP在此时读取数据口信号，如果不采用外部缓冲驱动器，数据上升过程将耗时80ns,对EPP数据接收可靠性有不容忽视的影响，为减小电缆电容的影响，数据输出使用了74ALS574芯片作缓冲，其高电平输出能力达15mA,是ispLSI1032高电平输出能力的3.5倍，在电缆电容有100pF时，23ns可达到3.5V的逻辑高电平，保证数据接收可靠性。
仿真波形参见图4，出于方便，仿真时钟设置为12.5MHz。系统每24个时钟脉冲产生一次数据采集，仿真采样速率521ksps。数据由DIN[7：0]输入，通过CPLD内部数据输入触发时钟（该时钟同相缓冲后形成RAMOE脉冲，持续宽度为两个系统时钟）的上升沿锁存，并控制地址选择器将写地址输出到ABUS上，在RAMOE为高期间，DBUS开放三态数据触发器输出使能，使被锁存的8位数据经DBUS输出，数据输入触发时钟过后一个系统时钟，RAMWR产生一个系统时钟宽度的负脉冲，控制SRAM将DBUS上的数据写入，再下一个系统时钟的上升沿，RAMWR变高，RAMOE变低使SRAM输出有效，三态数据触发器恢复为高阻状态，ABUS变为待读数据地址，完成一次数据采集、存储过程。微机软件执行EPP数据读前先读取状态口（379H）以判别READ_EN是否有效，当READ_EN为高时，可以执行EPP数据读周期，CPLD在同步DATASTB_IN的下降沿后，产生一个宽度的OUTCLK输出锁存脉冲，其上升沿将相应待读地址的SRAM数据锁存于外部74ALS574，下降沿使WAIT_OUT上升，形成EPP模式的应答握手信号。WAIT_OUT在DATASTB_IN的上升沿异步复位以响应下一次EPP模式访问。数据写入优先于数据读取，当到达固定的采样间隔点时，CPLD总是推后OUTCLK及WAIT_OUT的执行，待采样并存储完毕才继续被暂缓的EPP应答，在设计中，数据的采样及存储需要两个系统时钟周期共167ns，远低于EPP的超时参数，故有充分的时间正确地完成EPP握手。图4仿真了数据读空状态，在图中部，READ_EN信号存在一个低电平区域，此负脉冲前，根据RAMWR个数可知当时采样了11个数据，根据OUTCLK个数可知读取了8个数，剩下3个数不足以提供EPP执行双字读的操作，如果此时微机需要访问EPP，在其对状态口的读取中，因得知READ_EN无效而暂缓EPP的执行，当再次完成一次数据采样后，达到至少存在4个未读数据的条件，READ_EN重新变为有效，可供微机读取。
1．1采集系统方案采集系统方案如图2所示，系统由ST32F407单片机加FPGA结构组成，FPGA采用Altera公司的CYCLONEⅣ系列芯片EP4CE6E22C8N。单片机作为主控制器，用于控制FPGA采集，数据存储;电路包含以太网接口，GPS接口，SD卡存储器以及授时守时电路;FPGA部分用于产生AD同步时钟，控制六通道AD同步采集，并将采样值传入单片机中，电路包含6通道采集板和参考源;单片机与FPGA之间通过SPI接口与地址线A0进行通信。数字补偿晶体是整个系统的时钟源，该晶体的频率为16．384MHz，准确度为0．5×10－6，温漂为0．1×10－6。
1．2传感器选型本系统选用的传感器为ES－T型三分向力平衡式加速度计，传感器可以在±0．25gn到±4gn的范围内选择设定满量程，其动态范围优于155dB，带宽在DC－200Hz之间。
1．3信号调理与AD采集电路传感器输出为差分信号，信号动态范围为±5V，系统选用的AD芯片输入信号范围在±2．5V之间，所以传感器输出信号必须经过信号调理后才能进行采集，图3是其中一个通道的信号调理与AD采集电路，其余通道电路与该图完全一致。信号调理电路由全差动放大器OPA1632构成，该放大器的电压噪声密度为1．3nV/Hz1/2，在100Hz(高铁地震监测常用采样率为200sample/s)带宽范围内噪声有效值不超过15nV，满足地震信号采集要求。图中R2∶R1、R7∶R9均为2∶1，可将输入差分信号衰减2倍，实现将传感器输出的±5V信号衰减到±2．5V范围内，满足ADS1281的输入电压范围，图中二极管D1与D2是钳位二极管，将电压钳位在±3V左右，保护AD芯片。AD转换器是一款32bitΔ－Σ高精度模数转换器ADS1281，内部具有可编程FIR、IIR和SINC滤波器，0．6×10－6线性度，在250sample/s采样率下其SNR可达130dB，全速采样模式下功耗仅12mW，非常适用于电池供电的野外作业。通过配置PINMODE引脚，可将ADS1281设置为引脚控制模式(PINMODE=1)和寄存器控制模式(PINMODE=0)，本系统将其配置成寄存器控制模式。系统为实现同步采样，将六通道ADS1281的低功耗控制PWDN，复位RST，同步SYNC，采样时钟CLK，SPI时钟SCLK，SPI数据输入DIN引脚分别连在一起，并由FPGA统一控制，达到时钟同步，统一配置AD的目的，从而实现同步采样;而ADS1281的数据输出引脚DOUT分别接在FPGA的6个不同IO口，用于读取六通道AD的数据。参考源是数据采集系统的关键部分，本系统利用DCDC产生－5V电压，低噪声LDO电源芯片LT1964产生－2．5V电压，作为六通道ADS1281的VREFN输入，LT1964噪声为30μVRMS(10Hz～100kHz);利用专用精准基准芯片LTC6655－2．5产生+2．5V电压，作为六通道ADS1281的VREFP输入，该芯片噪声0．25×10－6p－p(0．1Hz～10Hz)，温飘为2×10－6/℃，经过试验，该方案是取得较好结果。
1．4FPGA采集控制与数据传输实现数据采集之前，STM32单片机需要通过FPGA对各通道采集卡(即ADS1281)进行配置;数据采集过程中，FPGA需要对六通道数据读取、打包并传入STM32单片机。控制线A0用于选择上述功能。当A0=0时，将STM32单片机与FPGA之间的SPI接口、FPGA与六通道采集卡之间的SPI接口直接相连，此时由STM32单片机直接完成采集卡配置;当A0=1，FPGA输出采样时钟CLK，六通道采集卡同时启动采样。FPGA数据采集与传输过程如图4所示。当六通道ADC数据准备就绪时，ADC_nDRDY信号将同时由高变低，FPGA收到下降沿信号后，将在ADC_SCLK引脚连续产生32个周期的SPI时钟，ADS1281在时钟上升沿输出数据(ADC_DOUT_1至ADC_DOUT_6)，FPGA在时钟下降沿读取数据，六通道数据将被缓存在6个32bit寄存器ADC_DA-TA0至ADC_DATA5内;FPGA读取完六通道32bit数据后，在MCU_DRDY引脚产生一个高脉冲，通知STM32单片机读取数据，单片机在MCU_DRDY下降沿启动中断，并在中断中完成数据读取;数据读取过程中，单片机的SPI时钟MCU_SCLK连续产生时钟信号，FPGA在收到时钟信号时，将数据通过MCU_DIN输出，时钟信号共6×32=192个，正好读完六通道数据。
2预警系统C/S构架软件设计
2．1客服端LabVIEW编程PC机客服端界面与网络编程利用LabView软件实现。LabView是由美国国家仪器(NI)公司研制开发虚拟仪器开发软件，是一种图形化编程语言，使用较为方便［6－7］。LabView主界面包含采样率、量程设置，IP地址，端口，开始采集按钮，停止采集按钮和波形界面几个部分，其中波形界面由WaveChart控件实现，具体实现如下:将下位机上传的六通道数据绑定为簇，簇输出接到WaveChart控件的数据输入端，Wave-Chart控件的图形显示方式设置为分格显示曲线，由于簇输入是6个数组绑定而成，WaveChart自动将窗口分成6个子窗口，每个数据对应一个窗口;Wave-Chart界面更新模式设置为StripChart，此模式下波形从左至右绘制，达到右边边界时，旧数据从左边溢出，新数据从右边进入。LabView具有强大的网络编程功能，本系统客户端利用了其中的TCP/IP协议模块，主要涉及到以下几个函数:TCPOpen(打开)，TCPRead(读取)，TCPWrite(写入)，TCPClose(关闭)。客户端程序工作流程如图5所示。从图中可以看出，从开始到结束采集一共用了两次TCP/IP连接，第1次用于发送采集命令，然后接收、处理、显示数据，当按下“停止采样”命令后，首先关闭第1次TCP/IP连接，此时服务器还在继续采集数据，但不发送，所以还需进行一次TCP/IP连接发送停止采集命令给服务器，服务器收到命令后即可停止采集，并进入低功耗模式。
2．2基于LWIP的服务器程序设计服务器的主控单片机是STM32F407，其内部集成了10/100M以太网MAC，结合PHY芯片DP83848即可完成以太网硬件搭建;以太网软件部分通过移植LWIP协议栈实现，已有较多文献或文档详细叙述了移植方法与过程，服务器接收命令、启动采样和传输数据等功能在tcp回调函数中实现。数据采集和传输是同时进行的，可在单片机中申请两个缓存，采用乒乓操作模式工作实现，即:其中一个用于中断采集数据存储，缓存满后，设置数据满标志，并查询另一个缓存的数据空标志，若为空，证明数据已经传输完成，可新的存储数据;另一个用于传输，传输完成后，设置数据空标志，并查询第1个缓存的数据满标志，若位满，证明数据可以传输;由于以太网的传输速度远大于数据采集的速度，以太网传输完成后会等待另一个缓存存满，所以整个过程中不会出现采样数据丢失的情况。
3采集系统性能测试
3．1噪声测试进行噪声测试时，将6通道输入短接，采样率设置为200sample/s;采集开始后，数据将以文本文档的形式实时存入SD卡。图6是由采集的一个通道数据用excel作图得到(取其中任意2000个点)，从该图可以看出:该通道采集的输入短接噪声峰峰值在±1．5μV范围内。为进一步对噪声大小进行量化分析，分别进行了三次噪声测试，并在excel软件中利用STDEVA函数对每一次的六通道采集数据做均方差处理，处理结果如表1所示。从表中可以看出:每隔通道的噪声均方差低于0．5μV，噪声一致性较好;采集卡输入信号范围是±5V，按照ADC的信噪比计算公式可算出采集卡的信噪比优于140dB。
3．2地震信号采集实验实验时，把传感器放置于地面，传感器差分信号输出端接入采集卡第1通道，打开监测站电源，在PC机中启动LabVIEW界面，设定好采样率、量程、IP地址与端口，点击“启动采集”，在距传感器2m左右用硬物连续敲击地面，图7是截取的实时显示结果图，从图7可以看出，第1通道具有典型的地震波形输出，纵坐标单位为mV，第2通道～第6通道输出为随机噪声，纵坐标单位为μV。
4结束语
CC2530射频模块通过外引24个引脚，包括普通IO引脚P00-P24和电源、复位引脚，实现与电路的连接。电路包括复位电路、开关电路、传感器接口电路、按键指示电路、通信调试电路、电源供电电路。主要电路功能介绍如下：按键指示电路：节点包括Led和蜂鸣器指示电路，用于本节点的指示功能；支持按键功能，进行节点工作模式的转换。开关电路：由三极管电路组成，用于实现传感器供电的通断。通信调试电路：由串口电路和JTAG调试接口组成；串口负责与PC上位机软件的连接，方便修改节点的参数；JTAG接口方便上位机集成环境IAR等调试用。电源供电电路：基本供电由外部USB接口电源5V通过AMS1117转3.3V以及直接电池3.3V供电组成；传感器可由内部3.3V供电，而大于3.3V则由外部电源直接提供。传感器接口电路：包括危化品物流车辆常见的几种信号（0-5V、4-20mA、开关量、数字量）采集电路，可同时接四种类型的传感器。其中数字量主要是DS18B20、DHT11温湿度传感器的输出信号；0-5V主要是气体泄露检测、光敏、真空度传感器的输出信号；4-20mA主要是压力、液位传感器的输出信号；开关量主要是红外、门开关、倾斜传感器的输出信号；信号接入后进行了信号隔离和二极管钳位保护电路。
2节点软件
2.1节点软件架构软件设计部分主要是基于TI公司的Z-stack协议栈进行应用程序的开发。Z-stack协议栈是一款稳定性强的Zigbee开发协议栈，是对Zigbee标准的具体实现。协议栈APL（应用层）包含了主要的API函数接口，方便进行应用开发，从而实现对CC2530芯片硬件资源的控制功能。具体软件框架设计如图4所示。应用层软件主要包括节点间数据的接收/发送、节点内应用层与底层的交互。应用层的数据经过应用层数据帧格式进行封装传给底层继续封装并发送出去；接收数据则由底层先进行解释，再由应用层进行解释，然后进行数据的计算、更新参数等步骤。应用层还可通过API控制接口对底层进行控制与信号、参数获取。
2.2数据帧格式Zigbee采集节点和主节点模块的数据传输格式采用字符串形式进行数据的发送/接收。由于是采用字符进行数据传输，所以可以利用上位机现有的字符串处理函数，很容易校验数据正确性，并从数据帧中提取有效信息，避免因帧长度判断引起的错误。另外，基于Zigbee传输速率较低、传感器数据量小、刷新速度慢的需求等特点尽量减小和限制了协议中各数据域的占位宽度，保证传输效率。具体数据格式如表1所示。帧头：本协议节点间的应用层交互主要有命令帧和数据帧。帧头是辨别命令帧和数据帧而设立的。帧头包括：Set、Get、Ack、Data4种。Set指的是主节点对采集节点进行参数设定，为命令帧，是主节点需要对子节点进行参数配置的时候发送的，子节点收到此类型帧后，发回Ack帧，说明参数设置成功与否；Get指的是其他节点需要获取本节点信息，为命令帧，本节点收到此类型帧后，发送数据帧；Ack指的是节点间通信应答状态帧，SUCC为成功、FAIL为失败；Data指的是数据帧，携带节点参数、传感器采集数据。如表2所示。目的地址：目的地址指的是Zigbee网络中的设备唯一标识的网络ID。为十六进制0X0000-0XFFFF之间值。其中有几个地址值有特殊的含义，0XFFFF表示广播地址；0XFFFE表示所有接收功能打开的设备；0XFFFC表示所有路由设备；其余地址为单一设备的网络地址。网络地址的获得过程是：主节点设备启动成功后，自设定为Zigbee网络的主网络ID0X0000，子节点设备在申请加入成功后获得一个网络身份标志ID。帧类型：在帧头为Set、Get、Data时，此帧位置都有意义，分别代表设置、获取、携带相应类型的节点信息。这些类型包括，传感器数据(Sensor)、节点网络地址(NAdr)、节点网络类型(NType)、采集周期(Cycle)、产品信息(Info)、发送方式(SWay)、功率模式(PMode)、信道选择(Channel)、AD参考电压(ADMode)、默认发送地址(DSAdr)。信道数据：DataChannel796F800\r\n(第11（0x0B）无线信号通道)载荷：载荷是整个通信帧中最重要的部分，包括了通信的主要内容。载荷的具体内容需要根据帧类型来确定。描述如下：（1）帧类型为传感器数据：此时载荷部分包括传感器类型、传感器ID、传感器值。传感器类型包括危化品物流车辆常见信号：1.温度、2.门开关、3.真空度、4.液位、5.压力、6.电压、7.湿度、8.气体、9.红外10.光敏、11.倾斜。传感器ID从0开始分配，表示同种类传感器的使用编号。（2）帧类型为非传感器数据：此时载荷部分携带网络地址、采集周期、发送地址等值。结尾符：本协议结尾符为字符“\r\n”，加上字符串结束符‘\0’,固定为3个字节。结尾符是一帧数据的界定符，上位机软件可以根据此结尾符很快能判定帧的长度，避免一些数据长度判读错误的发生。
2.3软件处理流程Z-stack协议栈基于轮询机制，事件是最小处理单元，每个事件都有相应的处理函数，当事件管理数据结构相应的位置位时，协议栈通过轮询机制就能发现并跳入相对应处理函数进行处理步骤，处理完再返回轮询大循环。这里主要设置了3个事件，分别是串口事件、无线事件和采集事件。串口事件主要处理与上位机的通信；包括根据上位机命令修改本节点参数、接收发送数据等；无线事件主要处理数据的无线发送和接收；采集事件主要处理传感器的数据读入、封装、发送或者接收、解析、转发等。处理流程图如图5所示。
2.4上位机配置软件Zigbee设备逻辑类型包括3种，分别是主节点、路由节点、终端节点。对于不同设备类型的具体处理流程，本设计编写了统一的参数配置服务函数，可通过上位机软件方便进行配置。比如，终端节点配置成具有传感器数据的采集功能，可选择无线和串口两种发送方式，而对于路由器或者协调器，基于功耗考虑，则配置成不具有传感器数据采集功能。通过设计节点上位机配置软件ZigConfig来实现参数的配置，简单的界面操作就能通过串口以上述数据格式下载到节点，并烧写到CC2530的flash中永久保存起来，节点下一次启动将以新的参数启动。上位机配置软件介绍如下：（1）配置软件由QtCreator开发。QtCreator是Qt被Nokia收购后推出的一款新的轻量级跨平台集成开发环境（IDE）。支持的系统包括Linux（32位及64位）、MacOSX以及Windows。开发人员能利用该应用程序框架更快速及轻易地完成开发任务。（2）该配置软件完成节点的设备类型、接口采集逻辑、入网参数等的配置。可直接通过串口线与待配置节点连接，也可以通过一个中间节点对待配置节点进行无线配置，中间节点通过串口线与上位机连接。操作界面如图6所示。（3）如图7，图8所示，通过上位机配置软件S1（实物图如图6所示）可方便地对待配置节点S2进行参数配置。对于待配置设备，如果是终端设备，配置前需先按下配置按键，指示灯亮后，装置即进入配置模式；而如果是路由设备或协调器设备则无需此步骤。（4）有线配置如图6所示：上位机通过串口线连接待配置设备，然后配置软件上收到待配置节点S2发送过来的设备信息，并显示在界面上，然后点击配置按钮，即发送配置帧到节点S2，点击读取配置按钮，则将节点S2各项参数显示在界面上，如果节点S2是数据透传模块，则可以直接接收数据或填写目标地址发送数据。配置完后再按一下按键，指示灯不亮，表示配置完成。可以配置设备类型为Zigbee终端设备、路由设备、协调器设备和点对点透传设备；可以配置入网参数，比如PANID值、信道、网络模型、网络层次等；可以配置传感器发送周期，使各传感器通道数据可以同一周期发送，也可以不相同周期发送等。（5）无线配置如图8所示，采用一个节点作为数据中转与上位机有线连接，通过这个节点无线发送指令到待配置节点进行配置，配置过程中的操作步骤与有线时类似。
3节点测试
3.1信号强度RSSI(ReceivedSignalStrengthIndication)是接收端的信号强度指示，可用来判定链接质量。实际应用中，普遍采用简化后的Shadowing模型，即如下公式计算RSSI值。其中Pr（d）为接收端接收信号强度，Pr（d0）为参考处接收端接收信号强度，d为接收端与发送端实际距离，d0为接收端与发送端参考距离，n为路径损耗指数，通常取2~4。取d0=1m，实测得Pr（d0）的值代入，并取n=3代入公式（1）得新的计算公式。实际测试中取两个节点，分别设为协调器节点和终端节点。将协调器节点固定，令终端节点远离，终端节点加入协调器节点网络后，每隔1s发送一次数据到协调器节点。协调器接收到数据包后，从TI协议栈Z-Stack的数据结构afIncom-ingMSGPacket_t中提取RSSI值记录下来。100M范围每隔5M记录一次RSSI值，每次记录100个值，然后取100个中的随机值和平均值分别作为本次终值绘制曲线。
3.1.1空旷环境下测得Pr（d0）=-28dbm，按照公式(2)与实际数据，绘制对比曲线。从图9和图10对比曲线可以看出，随着两节点间距离增大，RSSI值会逐渐衰减，符合一般规律。0-20m范围内，RSSI衰减较快，之后较为平缓。40m后信号质量普遍较理论值平缓，可能是受硬件条件影响，误差增大。图9由于每次记录取的随机值，存在较大误差，图10每次记录取100个数据的平均值，曲线较为平缓。误差因素包括硬件设计、周边环境影响等。
3.1.2危化品物流车辆环境下采用深圳市中集集团液化气罐(空罐)危化品物流车辆进行实地测试，测试车辆长度14m，宽度2.5m。将协调器节点放置在车驾驶座，终端节点自由放置于车厢体内部，加入网络并发送数据到协调器节点。测得Pr（d0）=-44dbm，根据公式（2）和实际数据的结果曲线如下：由图11和图12可以看出，在车辆环境下，节点信号普遍较空旷环境下差，这主要是因为接收节点被放进车辆箱体内部，信号一定程度上受到厢体衰减。大于40m距离后信号变得不稳定，通信断续和重连情况发生频繁，此时RSSI值普遍>82dbm，80m后多次测试接收端均接收不到数据。
3．2数据传输将协调器节点放置在车驾驶座，终端节点自由放置于车辆厢体内部，加入网络并发送数据到协调器节点。在协调器端统计接收数据包个数，并计算丢包情况和最大稳定通信距离(即数据通信情况良好，极少发生重连情况)，结果如下。由表3可以看出，主节点在车驾驶室情况下，车正前方和侧面信号要好于车后方信号，节点丢包率较低，通信距离>=25M，满足一般危化品物流车辆要求。另外，通信的最大稳定传输RSSI值是极少断网重连情况发生下的统计值，所以普遍低于信号强度曲线中的极限值。随着距离增大，节点间的网络传输也会变得不稳定，常常发生断网重连，甚至无法重连状况。实际数据包传输受节点间不同阻挡物、不同车型、车体电磁干扰、程序执行等因素影响。
3．3功耗通过万用表、示波器和在程序中设计测试模块的结合进行功耗测试，测试结果如下。从表4的测试结果可以看出，节点满足低功耗要求，休眠情况下，节点功耗低至0.33uA。
4结语
关键词：USB2.0CY7C68013DSP高速数据采集
随着数字信号处理理论和计算机的不断发展，现代工业生产和科学技术研究都需要借助于数字处理方法。进行数字处理的先决条件是将所研究的对象进行数字化，因此数据采集与处理技术日益得到重视。在图像处理、瞬态信号检测、软件无线电等一些领域，更是要求高速度、高精度、高实时性的数据采集与处理技术。现在的高速数据采集处理卡一般采用高性能数字信号处理器（DSP）和高速总线技术的框架结构。DSP用于完成计算量巨大的实时处理算法，高速总线技术则完成处理结果或者采样数据的快速传输。DSP主要采用TI或者ADI公司的产品，高速总线可以采用ISA、PCI、USB等总线技术。目前，使用比较广泛的是PCI总线，虽然其有很多优点，但是存在如下严重缺陷；易受机箱内环境的影响，受计算机插槽数量的地址、中断资源的限制而不可能挂接很多设备等。USB总线由于具有安装方便、高带这、易扩展等优点，其中USB2.0标准有着高达4800bps的传输速率，已经逐渐成为计算机接口的主流。本文介绍一个采用USB2.0接口和高性能DSP的高速数据采集处理系统，主要是为光纤通信中密集波分复用系统的波长检测与调整所设计的，也可以应用于像图像处理、雷达信号处理等相关领域。
1高速数据采集处理系统原理及器件选用
整个高速数据采集处理系统的硬件构成为：高速ADC、高速大容量数据缓冲、高性能DSP和USB2.0接口。系统的原理框图如图1所示。
高性能DSP采用TI公司的TMS320C6000系列定点DSP中的TMS320C6203B；高速ADC采用TI公司的ADS5422，14位采样，最高采样频率为62MHz；PC机接口采用USB2.0，理论最大数据传输速率为480Mbps，器件选用Cypress公司EZ-USBFX2系列中的CY7C68013；数据缓冲采用IDT公司的高速大容量FIFO器件IDT72V2113；程序存储在Flash存储器中，器件选用SST291E010。下面逐一介绍各个器件的主要特性。
（1）TMS320C6203B
TMS320C6203B是美国TI公司高性能数字信号处理器TMS320C6000系列的一种，采用修正的哈佛总线结构，共有1套256位的程序总线、两套32位的程序总线和1套32位的DMA专用总线；内部有8个功能单元可以并行操作，工作频率最大为300MHz，最大处理能力为2400MIPS；内部集成了设备接口，如外部存储器接口（EMIF）、外部扩展总线（XB）、多通道缓冲串口（McBSPs）和主机接口（HPI），与外部存储器、协处理器、主机以及串行设备的连接非常方便。
（2）ADS5422
ADS5422是由美国TI公司生产的高速并行14位模数转换器，其最高采样频率达到62MHz，采样频率为100MHz时，SNR为72dB，SFDR为85dB。模拟信号输入可以是单端输入方式或者差分输入方式，最高输入信号峰峰值为4V，单一5V电源供电。输出数字信号完全兼容3.3V器件，并且提供输入信号满量程标志以及输出数字信号有效标志，从而方便和其它器件的连接。
（3）IDT72V2113
IDT72V2113是由美国IDT公司生产的高速大容量先进先出存储器件（FIFO）。其最高工作频率为133MHz；容量为512KB，可以通过引脚方便地将容量设置成512K×9bit或者256K×18bit两种方式；IDT72V2113可以设置标准工作模式或者FWFT（FirstWordFallThrough）工作模式，并提供全满、半满、全空、将满以及将空等五种标志信号；非常方便进行容量扩展。容量扩展是IDT72V2113的一大特点，扩展方式可分为字长扩展和字深扩展。通过容易扩展可以由多片IDT72V2113形式更大容量的缓冲，并且电路连接简单、可靠。
（4）CY7C68013
CY7C68013是美国Cypress公司推出的USB2.0芯片，是一个全面集成的解决方案，它占用更少的电路板空间，并缩短开发时间。CY7C68013主要结构如下：包括1个8051处理器、1个智能串行接口引擎（SIE）、1个USB收发器、16KB片上RAM（其中包括4KBFIFO）存储器以主1个通用可编程接口（GPIF）。
图3
CY7C68013独特的架构具有如下特点：
①包括1个智能串行的接口引擎（SIE），它执行所有基本的USB功能，将嵌入的MCU解放出来以用于实现其它丰富的功能，以保证持续高速有效的数据传输；
②具有4KB的大容量FIFO用于数据缓冲，当作为从设备时，可采用Synchronous/AsynchronousFIFO接口与主设备（如ASIC，DSP等）连接；当作为主设备时，可通过通用可编程接口（GPIF）形式任意的控制波形来实现与其它从设备连接，能够轻易地兼容绝大多数总线标准，包括ATA、UTOPIA、EPP和PCMCIA等；
③固件软配置，可将需要在CY7C68013上运行的固件，存放在主机上，当USB设备连上主机后，下载到设备上，这样就实现了在不改动硬件的情况下很方便地修改固件；
④能够充分实现USB2.0(2000版)协议，并向下兼容USB1.1。
2高速数据采集处理系统的硬件连接
2．1模拟信号输入电路
ADS5422的模拟信号输入可以采取单端输入方式或者差分输入方式。单端输入方式连接比较简单，但抗噪性能差，所以我们采取差分输入方式，以尽量减少信号噪声以及电磁的干扰，尤其是采用差分输入方式可以将所有偶次谐波通过正反反个输入信号基本上互相抵消。
ADS5422的模拟信号差分输入方式需要同时使用IN和IN引脚，其硬件连接方法如图2所示。图中，首先使用放大器OPA687以及RF变压器将单端信号转换成差分信号，然后输入到ADS5422，其中ADS5422的公共端CM和RF变压器的公共端连接，RF变压器的匝数比应该根据信号确定。为了增强信号的稳定性，在ADS5422每个信号的输入前加上RC低通滤波电路，图2中推荐Rt为50Ω，Rin为22Ω，Cin为10pF，这些元件也可以根据具体的信号进行调整，一般情况下电阻值在10～100Ω之间，电容值在10～200pF之间。
图4
2．2ADS5422与IDT72V2113的连接
虽然ADS5422的供电电压为5V，但其输出的数字信号电平兼容3.3V电平，因此不需要电平转换芯片，只要将ADS5422的数据线与IDT72V2113的数据线相连即可。但是，ADS5422采样和存储采样数据到IDT72V3113中，这两个操作对时序配置要求非常严格，如果两者时序关系配合得不是很好，就会发生数据存储出错或者掉数。如何简单、可靠地实现采样和存储是设计这部分电路的难点。一般的方法是，通过可编程逻辑器件（CPLD或FPGA）来实现ADC与FIFO存储器之间的时序，即由CPLD或FPGA来控制ADC采样和FIFO存储器的写操作。但是，通过仔细查看ADS5422和IDT72V2113的工作时序图，找到了一种简单可靠的实现方法，此方法不需要CPLD或FPGA就可以实现两者的时序配合。
首先分析ADS5422的工作时序图，如图3所示，其中t1为采样时钟上跳沿到输出数据无效之间的时间间隔，即数据保持时间，其大小为3ns。查看IDT72V2113的相关文档可知，对其进行写操作时，数据线的保持时间大于1ns即可满足要求。因此，ADS5422与IDT72V2113之间的时序配合可以采用以下简单的实现方法：ADS5422的采样时钟和IDT72V2113的写时钟采用同一个时钟源，这样，每一个时钟的上跳沿，ADS5422进行模数转换，同时将上个时钟周期内输出的采样数据存储到DT72V2113内部。
2．3C6203B与IDT72V2113的连接
C6203B与IDT72V2113的连接是通过C6203B外部扩展总线（XB）。C6203B的外部扩展总线（XB）宽度为32位，可以实现与同步FIFO无缝连接，可以同时无缝实现四个FIFO写接口或者实现3个FIFO写接口及1个FIFO读接口。通过无缝连接实现FIFO读接口，FIFO必须连接到XCE3上，数据通过DMA方式从IDT72V2113传送到C6203B的片内RAM中，具体连接如图4所示。图4中，4片IDT72V2113经过字长和字深扩展形成2MB的数据输入缓冲，输入数据总线（D0～D15）、输出数据总线（Q0～Q15）、读使能（REN）、读时钟（RCLK）、写使能（WEN）、写时钟（WCLK）和将空标志信号（PAE）是由4片IDT72V2113的相应信号组合形成的；XCE3为外部扩展总线（XB）的空间选择信号，XFCLK为外部扩展总线（XB）的输出时钟，EXT_INT4是C6203B的外部中断信号4，DX0用作通用输出口，控制IDT72V2113的写使能信号。
2.4CY7C68013与C6203B的连接
CY7C68013是一个非常方便的USB2.0实现方案，它提供与DSP或者MCU连接的接口，连接方法有两种：SlaveFIFOs和Master可编程接口GPIF。在本方案中，选用了SlaveFIFOs方式，异步读写。SlaveFIFOs方式是从机方式，DSP可以像读写普通FIFO一样对CY7C68013内部的多层缓冲FIFO进行读写。具体的电路连接如图5所示。FLAGA、FLAGB和FLAGC是CY7C68013内部FIFO的状态标志，C6203B通过通用I/O口来获得FIFO的空、半满（由用户设定半满的阈值）和满等状态信息。C6203B对CY7C68013内部FIFO的选择，以及数据包的提交也是通过通用I/O口来实现。C6203B通过EMIF接口的CE2空间对CY7C68013进行读写操作。工作过程为：DSP通过USB向PC发送数据时，首先查看空、半满和满这三个状态信号，然后向USB写入适当大小的数据，以保证数据不会溢出；PC机通过USB向DSP发送命令字时，USB通过中断方式通知DSP读取命令字。
3USB软件设计
USB接口开发中有相当大的工作量是关于USB软件的开发，USB软件包括三方面的工作：固件（firmware）设计，驱动程序设计和主机端应用程序的设计。
3．1固件设计
固件是运行在CY7C68013上的程序，可采用汇编语言或C语言设计，其主要功能是控制CY7C68013接收并处理USB驱动程序的请求（如请求设备描述符、请求或设置设备状态，请求或设置设备接口等USB2.0标准请求）、控制CY7C68013接收应用程序的控制指令、通过CY7C68013存放数据并实时上传至PC等。
本方案中的固件设计思路如下：
①使CY7C68013工作于异步从FIFO（AsynchronousSlaveFIFO）模式。相应的寄存器操作为：IFCONFIG=0xCB。
CY7C68013具有多种工作方式，除了可以作为能够产生任意控制波形的主控芯片外，即使作为从设备，也可选择异步还是同步方式。由于DSP的关系，本方案选择异步从方式。
②将4KB的FIFO对应两个端点（EndPoint），即EndPoint2和EndPoint6。相应的寄存器操作为：EP2CFG=0xA0,EP6CFG=0xF2。
EndPoint2与EndPoint6分别对应2KB的内装中FIFO（下文分别称为FIFO2、FIFO6），存放USB需要上传与接收的数据。其中EndPoint2为OUT型，负责从主机接收数据；EndPoint6为IN型，负责向主机发送数据。另外，EndPoint2与EndPoint6均采用批量（BULK）传输方式，这种方式相对于其它USB2.0定义的传输方式具有数据可靠、传输速率高等特点，是最常用的传输方式。
③对FIFO进行配置。相应的寄存器操作为：EP2FIFOCFG=0x11，EP6FIFOCFG=0x0D。
本方案将FIFO2、FIFO6设置成自动方式。这里所谓“自动”，是指在数据的传输过程中，不需要CY7C68013的8051内核参与。如有特殊需要可以设成手动方式，这样8051就可以对数据进行修改，如图6所示。另外还将FIFO配置成16位接口。
④其它操作。为了完善整个USB传输功能，提高固件的健壮性，还必须配以其它设计，这包括FIFO的自动清空复位，个性化命令等功能，在此就不进行详细讨论了。
3．2驱动程序设计
USB系统驱动程序采用分层结构模型，分别为较高级的USB设备驱动程序和较低级的USB函数层。其中USB函数层由两部分组成：较高级的通用串行总线驱动程序模块（USBD）和较低级的主控制器驱动程序模块（HCD）。在上述USB分层模块中，USB函数层（USBD及HCD）由Windows提供，负责管理USB设备驱动程序和USB控制器之间的通信；加载及卸载USB驱动程序；与USB设备通用端点（EndPoint）建立通信并执行设备配置、数据与USB协议框架和打包格式的双向转换任务。目前Windows提供有多种USB设备驱动程序，但并不针对实时数据采集设备，因此USB设备驱动程序需由开发者自己编写。
开发USB设备驱动程序，可采用Numega公司的开发包DriverWorks和Microsoft公司的2000DDK，并以VC++6.0作为辅助开发环境。DriverWorks提供的驱动向导，可根据用户的需要，自动生成代码框架，减少了开发的难度，缩短了开发的周期。但是，Cypress公司为了方便用户开发USB接口，在CY7C68013的开发包中提供了一个通用驱动程序，该程序可不加修改，经DDK编译后直接使用。在本设计方案中，采用的就是这个通用驱动程序。
3．3应用程序设计
主机应用程序是主要实现从高速数据采集处理板该取处理后的数据、存储、显示处理结构以及向数据采集处理板发送控制命令。在Windows2000下，我们使用的应用程序开发工具是VC++6.0。
4系统工作原理
上电后，ADS5422一直工作，采样产生的数据是否存储到IDT72V2113中，由C6203B的DX0引脚状态来决定。C6203B进行初始化，外部扩展总线的XCE3设置为同步FIFO读操作模式。DMA通道0配置为每次传输1帧，每帧1024个半字，同步事件设置为外部中断4，触发极性为高电平，初始化定时器0，定时间隔为22ms。当外部同步信号到来时，启动定时器0，手动启动DMA通道0，同时设置DX0为低电平。ADS5422采样产生的数据开始写入IDT72V2113，当定时器0中断到来时，设置DX0为高电平，关闭IDT72V2113的写使能，采样数据不再存储到IDT72V2113内。随着数据不断写入IDT72V2113，当其内部的数据量大于1023个半字时，IDT72V2113的将空标志信号（PAE）由低电平变为高电平，使得C6203B的外部中断信号有效，从而触发DMA传输，C6203B的DMA通道0通过外部扩展总线（XB）读取1024个半字的数据，存储于内部RAM中，传输结束后向C6203B发送中断，通知C6203B处理数据。C6203B处理完数据后，通过USB2.0接口发送处理结果，然后重新启动DMA通道0，进行下一次DMA传输。如此循环，直到处理完所有数据。当下一个外部同步信号到来时，进行下一轮数据采集处理过程。
加速加载试验条件下，选定的主要动态力学技术指标需要考虑路面结构设计中设计指标及其对路面结构疲劳和永久变形的控制作用。下面从技术指标的选择、传感器选型和埋设原则与数据采集等方面进行讨论。
1．1技术指标的选择依据在加速加载试验过程中，监测的动力学指标主要包括如下4项:(1)面层底部弯拉应变对通车初期的沥青路面，路面结构整体刚度较大，层间结合良好，此时在重复荷载的作用下，沥青面层以受弯拉应变作用为主而呈现出明显的拉压应变交替状态，监测面层底部的弯拉应变将贯穿于整个加速加载试验过程，进而作为评价沥青路面发生疲劳损伤的标志性力学指标之一。(2)基层顶部竖向压应变用于评价沥青路面车辙变形的力学指标。(3)面层底部水平横/纵向剪应变对于半刚性基层沥青路面来说，面层与基层的层间黏结性能较差，面层底部的水平横纵向剪应变可以破坏面层和基层的联结导致面层失去基层的水平约束，成为滑动状态，此时不但增加面层底部的弯拉应变，减小疲劳寿命而且增大沥青混凝土的流动性，容易形成裂纹等多种破坏形式。(4)面层/基层中间水平横/纵向最大剪应变在横/纵向剪应变的作用下，沥青混凝土和水泥稳定类材料产生横/纵向流动变形，此项指标用于评价面层和基层因材料的流动变形导致的各种破坏。
1．2传感器选型的基本原则传感器的选择受到传感器测量原理、封装材料、工作条件规格等因素的限制，成为了系统设计至关重要且颇具难度的问题。选择沥青路面结构力学响应监测的传感器应考虑的问题包括如下3方面:(1)传感器的结构和尺寸规格不能影响道路的使用性能J．RichardWillis在总结美国路面加速加载试验中路面内部参数采集的实践经验时认为结构内部的参数采集对于加速加载试验的成功具有重要意义，因埋设传感器造成压实度不足，有可能引起路面结构产生早期损坏［1］。引起传感器附近压实度不足的原因，一是因为传感器封装材料不耐热、不耐压，需要施工后埋设，进而导致埋设传感器位置的混合料与周围路面混合料存在着明显的离解面，二是因为传感器的结构和尺寸规格超出了沥青面层或基层的厚度限制，影响了压实的均匀性。(2)传感器需具有较高的成活率、准确性和重复性Sebaaly等从传感器选型、安装、检测的角度认为，传感器的自身成活率、结果准确性、重复性、稳定性、成本等是选择传感器的标准;对于施工过程中埋设和工后钻芯埋设两种方法，认为工后钻芯埋设的方法，由于采用了树脂作为粘结剂，明显增大了结构强度，造成测量结果不准确。
1．3FBG传感器在路面动力监测中的应用FBG传感技术是十多年来发展最为迅速的传感技术，具有灵敏度高、体积小、防水、抗电磁干扰、能进行长期实时在线监测、易于集成形成传感网络等特点，目前在土木工程、航空航天等领域得到了广泛的应用。王川基于PP－OFBG传感元件［2］，通过设计PP树脂基体模量与沥青混凝土模量相当，研制开发出主要针对于沥青路面应变监测的PP－OFBG埋入式应变传感器，并进行了传感性能试验研究。通过进行沥青混凝土梁的四点弯曲静载及动载试验并与理论计算进行了对比研究，发现这种传感器能够很好地反映出沥青混凝土的变形特征。刘艳萍针对传统的光纤光栅传感器模量大、尺寸大，直接拿来用于沥青路面的测试，不能反映沥青路面的真实应变的缺点，研发了一种橡胶封装FBG竖向应变传感器用于测量沥青路面的竖向应变［3］。结果表明，橡胶封装FBG应变传感器的自身的传感性能良好，但是用于实际沥青混凝土路面的埋设工艺还有待进一步研究。通过对近几十年来国内外路面内部检测手段的调研发现，在路面结构内部埋设传感器来监控路面内部的工作状态是路面领域一种经典的研究手段，测量结果可用于标定路面响应模型、进行施工质量监控、养护政策制定、新型结构与材料评价等。测量结果的代表性与准确性对后续工作有着决定性的影响。
1．4FBG动力响应监测系统基于FBG传感器灵敏度高、体积小、防水以及测值稳定、能进行长期实时在线监测等优点，本文选用FBG力学传感器监测沥青路面的动态力学响应。项目搭建的FBG动态力学响应监测系统如图2所示。系统由数据采集仪、通道扩展模块和传感器组成，其中传感器包括FBG水平、竖向应变传感器和FBG土压力传感器。
1．5传感器的布设和埋置设计传感器布设方案所遵循的原则如下:(1)选用的传感器需全面反映路面结构各层位敏感位置(结构层底部和中部)各项力学性质;(2)埋设传感器的数量需考虑传感器成活率，以同方向、多断面方式布设多组传感器以保证成活率;(3)考虑路面结构各层位相似位置的动态力学特性的比较，传感器的埋设在深度方向上需按相同平面位置布设。依据上述原则，传感器布设方案示意图如图3所示。由图3可见，在路面结构内部共计布设3层、8个断面的力学传感器，分别安置于面层底、基层底和垫层底三个位置，其中面层底部和基层底部包括压应变传感器、水平横向传感器和水平竖向传感器，垫层底部包括压应变传感器和土压力计。按此传感器布设方案埋设传感器，在路面施工完成后，还需要检测传感器的成活率。
1．6弯沉数据的采集由于FWD的应用较为广泛且较为成熟，国内外对于FWD的测量均有相关的操作规程或规范予以规定，因而在加速加载数据采集过程中无需特殊考虑FWD检测如何与加速加载试验的配合，但是需要注意的是:(1)FWD测点在加载内需均匀分布并且沿着加载带的纵向中轴线排布，测点数量不易较多，一般取6～8个为宜;(2)FWD侧点的位置需避开结构内部力学传感器的位置，以免结构内部的力学传感器影响FWD的测量精度;(3)为了考虑FWD数据的后续处理中对温度影响的修正，除了在加载段内排布测点外，还需在加载带外设置测点，测点数量取3～4个为宜;(4)对弯沉数据的处理需要进行反算模量的转换，为此FWD需要具有9个传感器。按照上述FWD测量需要考虑的问题，辽宁省半刚性基层路面的FWD测点设置如图4所示。FWD的测量按照《公路工程路基路面现场测试规程(JTGE60－2008)》的规定实施。通常，试验过程中，每加载10万次测量1次弯沉，有时可根据实际需要增加测量频次。
2表面服务功能数据采集
表面服务功能的评价指标，包括摆值、构造深度、渗水系数和车辙深度，这些技术指标的检测方法均按照《公路路基路面现场测试规程(JTGE60－2008)》相关规定实施。各项技术指标的测量要求和测量频次具体如下所述。
2．1车辙断面的测量试验记录的车辙断面形态如图5所示。采用MLS66开展加速加载试验，将抗车辙能力测试与抗疲劳和水损害测试分别选取两个加载段。为了研究路面全寿命周期内车辙深度的发展变化规律，在抗车辙能力测试和抗疲劳测试过程中都需要检测不同加载阶段的路面车辙断面。在抗疲劳测试过程中，无横向轮迹分布的情况下，加载位置固定，在两个加载轮的轮迹处的路面易于形成凸起，由此影响车辙深度的计算，因此，需根据实际情况选绝对车辙深度和车辙深度作为抗车辙能力的评价指标。试验按照《公路路基路面现场测试规程(JTGE60－2008)》中的方法测量车辙断面，选择的断面位置应遵循在有效轮迹带内均匀排布的原则，选取2～3个断面位置，每加载10～20万次测量1次，取各断面车辙深度计算结果的平均值作为最后的测量结果。
2．2抗滑和防水性能的测量测量方法按照《公路工程路基路面现场测试规程(JTGE60－2008)》的规定，每加载10～20万次测量1次，均匀选取轮迹带内4个位置，取各测点测量结果的平均值作为最终测量结果。
3路面工作条件
路面工作条件是指自然环境条件和行车荷载。加速加载试验条件下，通过加热和降水装置实现自然环境对路面作用的模拟。进行动载条件下路面性能分析需要考虑路面结构内部温湿度的分布状态，因此，试验过程中需要定期监测路面结构内部的温湿度数据。同时，试验过程中，需经常确认加载轴载是否稳定在预设轴载及其误差范围之内，路面工作条件检测还包括对加载轮轴载的实时监测。
4结论与展望
关键词：超低功耗MSP430数据采集USB接口设计
引言
实现系统运行的最小功耗是现代电子系统的普通取向，也是绿色电子的基本要求。采有最小功耗设计方法既能减少电子设备的使用功耗，又能减少备用状态下的功率消耗。在节省能源的同时还有利于减少电磁污染，有利于电子系统向便携式方向发展，有助于提高系统的可靠性。
现代工业生产和科学研究对数据采集的要求日益提高。在许多场合要求数据采集系统向便携化方向发展，要求系统具有体积小、功耗低、传输速率快、使用方便灵活等特点。在数据采集系统中，如何节省电能以使系统工作时间更长，如何通信才能使系统数据传输速度更快，已经成为系统开发过程中必须加以考虑的主要内容。
微控制器MSP430的超低功耗技术在众多单片机中独树一帜，同时它具有集成高度等特点，因此，选用该控制器作为系统的主控制器，实现数据采集和Flash存储等功能。此外，USB端口与以往的普通端口（串口与并口）相比具有传输速度快、功耗低、支持即插即用、维护方便等优点；因此在通信设计时，结合UART转USB芯片CP2101以实现USB接口通信。上述设计既利用了MSP430的超低功耗特性，又利用了CP2101设计USB接口的简便性，设计得到的数据采集系统可以实现便携化、低功耗、使用方便等目标。
1MSP430数据采集系统的USB接口设计
1．1采信系统简介
本系统实现多路数据的采集、Flash存储及USB通信等功能。单片机系统主要完成信息采集、A/D转换、对信号进行放大滤波处理、数据通信、Flash存储等；实时时钟记录采集数据的时间；CP2101实现USB接口，并把单片机采集到的信号传给微机；微机完成数据接收、存入数据库、数据处理、计算、显示等功能。
1．2超低功耗MSP430微控制器
MSP430是TI公司近几年推出的16位系列单片机。它采用最新的低功耗技术，工作在1.8～3.6V电压下，有正常工作模式（AM）和4种低功耗工作模式（LPM1、LPM2、LPM3、LPM4）；在电流电压为3V时，各种模式的工作电流分别为AM：340μA、LPM1：70μA、LPM2：17μA、LPM3：2μA、LPM4：0.1μA，而且可以方便地在各种工作模式之间切换。它的赶低功耗性在实际应用中，尤其是电池供电的便携式设备中表现尤为突出。在系统初始化后进入待机模式，当有允许的中断请求时，CPU将在6μ的时间内被唤醒，进入活动模式，执行中断服务程序。执行完毕，在RETI指令之后，系统返回到中断前的状态，继续低功耗模式。
本设计采用MSP430F13X微控制器。它具有非常高的集成度，单片集成了多通道12位A/D转换、PWM功能定时器、斜边A/D转换、片内USART、看门狗定时器、片内数控振荡器（DCO）、大量的I/O端口、大容量的片内RAM和ROM以及Flash存储器。其中Flash存储器可以实现掉电保护和软件升级。
1．3USB接口芯片选型
通用串行总线USB是由Intel等厂商制定的连接计算机与具有USB接口的多种外设之间通信的串行总线。传统上，USB接口的开发较为复杂。在同其它USB接口芯片相比较之后，本设计选择了无需外部元件的UART转USB芯片CP2101。选择这种接口芯片，可使USB通信接口设计变得十分容易。与同类产品相比，CP2101具有以下优点：
①具有较小的封装。CP2101为28脚5mm×5mmMLP封装。这在PCB上的尺寸就比竞争对手小30%左右。
②高度成度。片内集成512字节EEOROM（用于存储厂家ID等数据），片内集成收发器、无需外部电阻；片内集成时钟，无需外部晶体。
③低成本，可实现USB转串口的解决方案。CP2101的USB功能无需外部元件，而大多数竞争者的USB器件则需要额外的终端晶体管、上拉电阻、晶振和EEPROM。具有竞争力的器件价格，简化的电路，无成本驱动支持使得CP2101在成本上的优势远超过竞争者的解决方案。
④具有低功耗、高速度的特性，符合USB2.0规范，适合于所有的UART接口（波特率为300bps～921.6kbps）。工业级温度范围为-40℃～85℃）。
2USB通信的硬件接口电路
硬件电路如图1所示。CP2101的SUSPEND与SUSPEND引脚接到MSP430F13X的普通串口上。这两个引脚传送USB挂起和恢复信号，此功能便于CP2101器件以及外部电路的电源管理。当在总线上检测到挂起信号时，CP2101将进入挂起模式，可以节省电能。在进入挂起模式时，CP2101会发出SUSPEND与SUSPEND信号。为了避免SUSPEND与SUSPEND在复位期间处于高电平，使用10kΩ的下拉电阻确保SUSPEND在复位期间处于低电平。
CP2101的USB功能控制器管理USB和UART间所有的数据传输，以及由USB主控制器发出的命令请求以及用于控制UART功能的命令等。CP2101的UART接口处理所有的RS232信号，包括控制和握手信号。CP2101的VBUS与VREGIN引脚必须始终连到USB的VBUS信号上。在VREGIN的输入端加去耦电容（1μF与0.1μF并联）。CP2101与单片机接口是标准UART电平，与计算的USB端口连接是USB标准电路，因此，无论与3V还是5V供电的单片机连接都不需要电平转换。
3USB通信接口的软件程序设计
USB接口程序设计包括三部分：单片机程序开发、USB设备驱动程序开发、主机应用程序开发。三者互相配置才能完成可靠、快速的数据传输。其中USB设备驱动程序Cygnal公司已经提供。这里所要编写的是剩下的两部分。一部分为单片机MSP430F13X的串行通信程序，即对波特率、数据位、校验位、有无奇偶校验等通信协议的设计及单片机串行通信功能控制器的设置；另一部分为主机对CP2101的通信程序，这部分要在VC++环境中调用API函数实现。
3．1单片机程序设计
在IAREmbeddedWorkbench嵌入式集成开发环境中，编写单片机通信程序，可实现在线编辑修改。MSP430的内核CPU结构是按照精简指令集和高透明指令的宗旨来设计的，使用的指令有硬件执行的内核指令和基于现有硬件结构的高效率的仿真指令。以下为系统发送数据的部分应用程序（包括初始化及触发UART端口程序）：
#include"msp430x13x.h"
/*************************串口*************************/
voidsend_byte(charsdata){
TXBUF0=sdata;/*发送数据缓存（UTXBUF0）*/
while(IFG1&TUXIFG0)==0);/*目的操作数位测试，发送中断标志*/
}
/*************************main*************************/
voidmain(void){
chara;
uinta=0x0055;
WDTCTL=WDTPW+WDTHOLD;/*停看门狗，WDTCTL看门狗寄存器*/
UCTL0=CHAR；/*8位接收控制寄存器URCTL线路空闲\u24322异步\u26080无反馈8位1位停止位\u26080无校验位*/
UTCTL0=SSEL0；/*发送控制寄存器UTCTL0，UCLK=ACLK时钟*/
UBR00=0x0D;/*32Kb/2400b=13.65，波特率选择寄存器*/
UBR10=0x00;/*高字节*/
UMCTL0=0x6B;/*调节*/
ME1|=UTXE0+URXE0；
/*开USART0TXD/RXD接收/发送允许*/
IE1|=URXIF0；/*打开USART0RX接收中断允许位*/
P3SEL|=0x30;/*P3.4,5=USART0TXD/RXD,选择模块功能*/
P3DIR|=0x10;/*目标操作数置位，P3.4=1，输出模式*/
_EINT();/*开中断*/
//主循环
for(;;)
{send_byet(a++);}
}
3.2USB设备驱动程序的安装
当把开发板接到主机的USB端口时系统会提示发现新硬件，并要求安装驱动程序：
先安装CP2101的驱动程序CP2101_Drivers.exe到C：FilestoRS-232BridgeController.
完成上面两步的安装后，在系统的设备管理器中会看见CP2101虚拟的那个COM口。在以后的设计中就是对这个口进行操作。此时可能应用串口调试助手调试下位机程序，接收发送数据。
3．3主机应用程序设计
主机应用程序的编写使用VC++编译环境中的API（应用程序设计接口）函数实现。应用程序的设计方法与串口编程类似。首先必须查找设备并打开设备的句柄，然后进行读写和控制操作，最后是关闭设备句柄。为了提高效率，可使用多线程技术实现读写。具体步骤如下：
①把CP2101的动态链接库CP2101.DLL文件拷贝到,或者路径下。当程序运行时就能调用CP2101.DLL。
②在visualstudio6.0中打开CP2101SetIDs.dsw，选择Release或者Debug建立CP2101.EXE工程文件。
③在VC++6.0中链接CP2101.LIB，这时就可以应用CP2101的动态链接库了。
④在VC++里进行编程，用API功能函数对USB堆栈、CP2101的EEPROM及数据传输的通信协议等进行编程。
当数据传输完毕时，应用CP2101_Close()函数关闭设备句柄。可以根据实际应用修改CP2101的VID和PID，并用相应函数写进CP2101的EEPROM中。但须注意的是，修改后要用CP2101_Rest()函数使CP2101复位并重新安装驱动程序。
关键词：声卡数据采集频率测量
一、概述
数据采集是信号分析与处理的一个重要环节,在许多工业控制与生产状态监控中,都需要对各种物理量进行数据采集与分析。但是，专用数据采集卡的价格一般比较昂贵，而我们PC机的声卡就是一个很好的双通道数据采集卡。实际测量中，在满足测量要求的前提下，可以充分利用计算机自身资源，完成数据采集任务，从而节省成本。
本文利用vc编程实现了声卡的双通道数据采集，并且对信号进行频谱分析同时实时测量出信号的频率。还利用声卡的DA通道，实现了正弦波、方波、三角波输出的信号发生器。波形发生器产生的信号同时还可以作为内部测试用信号，检验数据采集的准确性。
二、声卡数据采集系统硬件组成
LineOut
图1声卡数据采集的硬件组成图
利用声卡进行数据采集的硬件组成如图1所示。通常，利用声卡的LineIn端作为信号输入端口，两路被测的模拟信号经过左右声道，A/D转换进入计算机，通过vc编写的虚拟仪器界面显示出来。声卡一般都具有单、双声道输入,从而可实现单双通道的采集.双通道采集时,声卡采用并行采集,并具有采样保持功能,两个通道的数据不存在时间差,第一通道和第二通道数据存储在同一个数据缓冲区中,且等间隔存储,奇数序列是一个通道数据,偶数序列为另一个通道数据.读取数据时,将缓冲区中的数据全部读入到一个数组中,然后对该数组数据,采用隔一点取一点的方法,将数据分开并分别存到另外的两个数组中,即将两个通道的数据分开,从而实现了双通道的采集.单通道采集时,缓冲区中仅仅是一个通道的数据,直接保存到一个数组即可。同时，信号发生器产生的波形也可经过Lineout端输出。
为了保护声卡，被测信号并不是直接进入声卡，而是先经过一个信号调理电路，对信号进行放大或限幅，滤波等处理，信号调理电路如图2所示。（a）图是直流电平叠加模块：C1代表信号的输入，D1代表叠加直流电平后信号的输出，电位器R8控制输入直流电平的大小；（b）图是信号叠加模块：A1、A2代表叠加信号的输入，B1代表叠加后信号的输出；（c）图是模拟滤波模块：LPIN代表滤波器的输出，LPOUT代表滤波器的输出，调节R6可以控制输出的、幅度大小。当然可以根据需要在调理电路中加入一些其它的模块。
图2信号调理电路
三、声卡采集系统的软件编程
微软公司已经提供了一系列API函数用于对声卡的操作，为了将需要用到的函数封装成了一个类，编程时只需直接调用。使用的API函数有：
waveInGetDevCaps实现声卡的性能测试
waveInOpen打开波形输入设备
waveInPrepareHeader为波形输入准备缓冲区
waveInAddBuffer将数据缓存发送给波形输入设备驱动
waveInStart启动向波形输入缓冲区存储数据
waveInUnprepareHeader释放波形输入缓冲区
waveInStop停止向波形输入缓冲区存储数据
waveInClose关闭波形输入设备
设计的软件界面如图3所示。目前所实现的功能有：
图3软件界面设计
1．两路波形发生器。可产生正弦波、方波和三角波，并且频率和幅值可调。
2．频谱分析仪。可以对采集的信号进行频谱分析。频谱分析采用了快速傅立叶变换（FFT）算法，并且将其封装成独立的函数，方便调用。
3．频率计。同时还可以实时地测量出采集到的信号的频率。在利用程序计算频率时，一般采用两种方法。一种是利用快速傅立叶变换，它的优点是不仅能对标准的周期波形进行测量，而且能够计算出各种复杂波形和信噪比非常低的信号的频率值，缺点是分辨率受到限制。另一种计算频率的方法是采用脉冲计数法。它的优点是测量低频信号时精度高，但它不适合波形复杂和信噪比低的信号频率测量。所以在测量过程中，程序先判断信号上述的性质，根据信号的性质，自动地采用相应的测量方法。
四、小结
采用声卡制作的信号采集系统,具有廉价、方便等优点,它可用于振动、噪声、位移、温度、压力等各种物理量的测试。但是一般的声卡支持的采样频率有11025、22050和44100，对高频信号的采集会出现失真。总之，运用廉价的声卡，辅以适当的软件编程，可以构成一个较高采样精度，中等采样频率且具有很大灵活性的数据采集系统。
参考文献
[1]种兰祥，阎丽，张首军．基于计算机声卡的多通道数据采集系统．西北大学学报,2002．
[2]云升，姚晓，夏志忠．vc++声卡低层音频服务的编程技术．计算机应用,2002．
硬件系统为:监控层、数据采集层、现场层〔2〕。
1．1监控层监控层采用总线形网络结构，在总线上挂接的设备主要有:数据采集I/O服务器、IH数据库服务器、关系型数据库服务器、APP服务器、Web服务器、调度操作站、工程师站等。1)数据采集I/O服务器，分为电力、动力、水三个系统，采用冗余配置，服务器安装IFIX5．1组态软件，在IFIX5．1的SCU中配置IGS、PFC、IEC驱动同数据采集站通讯，具体通讯方式如下，采集西门子PLC系统数据的，则以工业太网为桥梁，IFIX通过IGS驱动与其实现实时通讯;采用RTU采集系统数据的，IFIX通过PFC驱动与其实现实时通讯;采集申瑞765G综保管理机系统数据的，IFIX通过IEC驱动与其实现实时通讯。2)GPRS服务器，能控无线远传站通过柜内S7－200、SINAUTMD720－3GPRS调制解调器、天线和GPRS通信管理软件SINAUTMICROSC构成GPRS网络，最后通过OPC驱动与能控中心GPRS服务器实现通讯连接。3)IH数据库服务器，IH数据库服务器上安装GE公司的ProficyiHistorian实时数据库软件，IH通过配置Collector采集器软件从数据采集I/O服务器抓取数据，采集的数据周期以秒、分为单位刷新。4)关系型数据库服务器，安装有DB2和Oracle两种关系型数据库软件，完成数据的长期归档以及数据的压缩和数据的备份。5)APP服务器和Web服务器，APP服务器运行基础能源管理模块，Web服务器用于Web。6)调度操作站，通过调度操作站能控调度可以对能控系统的相关数据及设备的运行状态进行监控，而且能够通过B/S(客户端/服务器)的方式访问APP服务器的基础能源管理模块，使用自己权限所分配的功能。
1．2数据采集层数据采集层有124个数据采集站，包括西门子S7－300PLC82套、通讯柜41套，力控RTU(Remo-teTermialUite，远程终端单元)46套，覆盖工源厂区、东风厂区、南芬露天矿及歪矿，地域分散。同监控系统的通讯方式有有线方式和无线方式。其中有兴安解冻库、四水源等十个站点敷设电缆困难且条件恶劣，增加了建设和维护的成本，因此采用GPRS无线通信方式;有线方式采用环网加星形的网络结构，整个环网有7个主站，从EMS01到EMS07分别是能源中心、焦化仪表室、朱庄柜、六高炉主控室、4#转炉机房、维检中心、冷轧机房，环网将7个主站点连接起来，再由主站点以星形的结构向外辐射用于连接所有的数据采集站。
1．3现场层1)本钢现场层的设备现状现场一次仪表有电磁流量计、超声波流量计、差压流量计、涡街流量计，提供4～20mA标准信号，PLC和DCS系统有西门子S7、施耐德、AB、ABB、浙大中控JP－300XP、Honeywellpks系统HoneywellHC900等系统，电力综保系统有北京四方、上海申瑞、清华紫光等厂家，电度表有湖南威胜和黑龙江龙电两种型号。信号类型分为计量点和工艺点，计量点只对数据进行采集;工艺点包括数据的采集和设备的控制。2)采集方案的确定针对现场设备的实际情况确定了如下的数据采集方案:(1)RTU采集方式，此种方式只对数据进行采集。对于支持RS485协议的超声波流量计，例如本溪新宇超声波流量计，将该表通过串口通讯线接入到RTU的串口，通道协议选择ModbusMaster，端口选择Serial。采集原有西门子PLC系统数据的，将系统通过以太网方式接入RTU的网口，RTU配置软件中通道协议选取西门子PLC，通讯口:TCPClient，IP地址为所通讯的PLC地址，端口号为102。原有系统为DCS，例如十一加的HoneywellHC900，将系统通过以太网方式接入RTU的网口，通道协议为ModbusTCP，通讯口:TCPClient，IP地址为所通讯的DCS地址，端口号为502。浙大中控的JP－300XP系统，如发电厂32号机和氧气厂4#制氧机。将系统通过以太网方式接入RTU的网口，是通过OPC协议进行数据采集，在原有系统中安装OPCTunnellerServer，然后在另外一台计算机上使用OPCTunneller驱动进行采集，在RTU中通道协议中选择OpcTunnellerMaster。与电力综保通讯，将系统通过以太网方式接入RTU的网口，通道协议选择IEC104，需要说明的是采用此种通信方式的只有清华紫光和北京四方，不包括上海申瑞，申瑞通过综保管理机765G直接同电力服务器通信。智能电表的数据采集，威胜龙电两种电表都有网口，同威胜的电能采集器通讯，采集器通过以太网方式接入RTU的网口，通道协议选择威胜WFET2000s，IP地址为电能采集器端设置的IP，端口号为9001。(2)I/O采集方式，数据的采集和设备的控制。计量点，新增的或原有的需接入能管中心的点通过仪表提供4～20mA标准信号接入到PLC柜或I/O柜的AI输入模板。工艺点，例如燃气厂五加、六加、九加等煤气加压站既有采集数据的要求，还有对现场阀门进行控制要求的，系统则通过在原有西门子S7－300或400系统中加装CP模板的方式进行数据的采集和设备的控制。新增加的CP模块规划的IP地址同原有系统的IP地址不在同一个网段，为两个独立的网段，可以实现数据采集控制功能和对病毒隔离功能。
2系统功能
本钢能管中心数据采集监控系统从试运行以来，实现了以下功能:1)数据采集设备控制对电力系统的电量、电流、电压、功率、功率因数等，燃气系统、热电系统、氧氮氩系统的流量、压力、温度、柜位等，水系统的流量、压力、水位等进行采集，对电力系统的开关、燃气系统的加压机、水系统的泵等重要能源设备进行远方操作控制和实时调整。2)报警功能监控中心汇聚大量的数据，系统根据故障程度和重要性，设置了重故障、轻故障和事件三种报警类型，提示调度员进行相应的操作。3)操作记录对重要设备的操作进行记录，当故障发生后可以为事故的原因分析提供依据。4)数据处理包括流量累计、计算煤气热值、多个数据之和或差等，例如混合煤气的和。5)数据归档对于短时归档数据，提供过程曲线显示;长时归档数据，可按信号内容、起/讫时间、时间粒度(分钟/小时/天/月)、数值类型(Min/Max/Ave/Sum)进行历史数据查询，并可进行曲线显示。6)Web用户可通过IE浏览器来访问Web服务器，获取现场设备的状态和运行参数，在Web画面上不能进行参数设定等操作。内容包括各系统的工艺画面，重要的报警画面。
3结论
购物车(0)
