摘要：超深亚微米工艺下,线间串扰是导致电路故障的主要原因之一.尽管可能导致故障的线间串扰的数量巨大,但真正会引起故障的线间串扰却相对较少.因此,如果能在对电路验证或测试前进行静态定时分析,找出那些导致电路故障的线间串扰,则可以有效提高测试生成效率,并降低测试成本.基于此目的,文章在静态定时分析中引入对线间串扰现象的分析,在线时延模型的基础上使用重叠跳变对故障模型,只需要求出与最长通路的重叠跳变对即可.在对ISCAS'89基准电路的实验中,各电路需要测试的串扰数平均减少至10%以下.相对于已发表的实验结果,本文的实验结果具有较高的CPU效率.

关键词：集成电路 制造工艺 超深亚微米工艺 线间串扰现象 静态定时分析 

单位：中国科学院计算技术研究所信息网络实验室; 北京; 100080; 北京师范大学计算机科学与技术系; 北京; 100875; 中国科学院计算技术研究所信息网络实验室; 北京; 100080