摘要：摘要：针对各种嵌入式应用中对实时电磁场计算的需求，提出了一种新的时域有限差分法的硬件方法，采用FPGA作为硬件加速部件，加速电磁场时域有限差分算法（FDTD）的计算。采用滤波器技术重新改写时域有限差分法，将时域有限差分法的求解变成对应的硬件滤波器的设计问题，通过设计合适的滤波器完成时域有限差分的计算。实验结果表明，与时域有限差分算法的软件执行相比，硬件实现可以获得5倍左右的性能加速，能够充分发挥FPGA的计算性能。本研究能够进一步扩展时域有限差分算法的应用领域，尤其是扩展到以前因为计算性能无法应用的领域。

关键词：现场可编程门阵列 时域有限差分法 可重构计算 硬件滤波器 

单位：天津工业大学计算机科学与软件学院 天津300387 河北工业大学建筑与艺术设计学院 天津300401