摘要：本文针对SoC测试结构的特点,采用多进制的编码方式,建立改进的量子进化算法数学模型。通过选取合适的模型参数,以缩短测试时间为目标,完成对群体的观测,确定IP核在测试访问机制上的分配以及当前群体中的最佳个体,实现基于量子进化算法的片上系统芯片的测试结构优化。针对国际标准片上系统芯片验证表明,量子进化算法可应用于多扫描链IP核构成的包含多条TAM的SoC测试,与同类算法相比,该算法能够获得较短的测试时间。

关键词：量子进化算法 测试结构 soc 

单位：桂林电子科技大学电子工程学院; 桂林541004