摘要：为实现基于工业以太网的电站控制系统的高精度同步数据采集和控制，对时钟同步提出了较高的要求。通过分析影响时钟同步精度的因素，提出了一种基于片上系统现场可编程门阵列（SoC FPGA）抓包辅助实现电站控制系统时钟同步的硬件设计。使用SoC FPGA对IEEE 1588协议进行解析，并采用SoC FPGA和硬件描述语言设计时间戳生成器。该方法解决了在软件层获取时间戳不稳定、同步精度低等问题，降低了电站控制系统时钟同步设计的复杂度。长期测试数据表明，SoC FPGA解析和网络报文获取准确，主控制器时钟节点和从I/O设备节点间达到了微秒级的精确定时同步，事件顺序记录（SOE）精度小于1 ms。

关键词：核电站 控制系统 fpga ieee1588 精确时钟协议 

单位：国核自仪系统工程有限公司; 上海200241