摘要：提出了一种有符号乘法器电路的编程语言，其核心思想是采用指令表示乘法器的编码器、加法器树、快速加法器等三个部分，然后经由指令描述互联关系形成乘法器．通过Lex/Yacc构成编译器，解析程序得到乘法器的Verilog代码．采用该设计语言生成的七种典型结构的32位有符号单周期乘法器，在200MHz工作频率设定下，使用GRACE 0.18μm 1P6M工艺，进行逻辑综合、布局布线、静态时序和功耗分析．实验结果表明，这七种乘法器速度都优于Synopsys Design Ware产生的乘法器，其中由改进型Booth Radix4编码、冗余二进制加法器树和跳跃进位加法器构成的乘法器综合性能超出Synopsys Design Ware产生的乘法器达35％，因此该设计语言可应用于高性能乘法器电路快速设计应用中．

关键词：乘法器 编程语言 编码 加法器树 快速加法器 

单位：西安电子科技大学宽禁带半导体材料与器件教育部重点实验室; 陕西西安710071; 西安科技大学网络中心; 陕西西安710054