摘要：针对高效视频编解码标准中后处理CNN算法在通用平台运行时产生的高延时缺点,提出一种基于现场可编程逻辑门阵列(FPGA)的后处理卷积神经网络硬件并行架构。提出的并行架构通过改进输入与输出缓冲的数据并发过程,调整卷积模块整体并行度,加快模块硬件流水。实验结果表明,基于本文所提出的并行架构设计的CNN硬件加速器在XilinxZCU102上处理分辨率为176×144视频流,计算性能相当于每秒360.5GFLOPS,计算速度可满足81.01FPS,相比时钟频率4GHz的Inteli7-4790K,计算速度加快了76.67倍,相比NVIDIAGeForceGTX750Ti加速了32.50倍。在计算能效比方面,本文后处理CNN加速器功耗为12.095J,能效比是Inteli7-4790K的512.90倍,是NVIDIAGeForceGTX750Ti的125.78倍。

关键词：高清视频编解码后处理 卷积神经网络 现场可编程逻辑门阵列 硬件实现 

单位：江南大学物联网工程学院; 江苏无锡214122; 数学工程与先进计算国家重点实验室; 江苏无锡214122; 北京大学软件与微电子学院; 北京102600