首页 > 期刊 > 中国现代教育装备 > 基于CPLD的序列信号检测与发生研究分析 【正文】
摘要:介绍MAX+plusII环境下VHDL的特点和设计流程,并以MAX+plusII开发系统为平台,以高密度可编程逻辑芯片cPLD为设计载体,通过对序列信号产生和检测电路的硬件设计和软件化设计,从中可体现出数字系统的硬件设计向软件化方向发展的新思路。
关键词:vhdl语言 序列信号 cpld器件 电路设计
单位:湖南信息职业技术学院 湖南长沙410013
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
相关期刊
相关范文
部级期刊
¥336.00