摘要：文章介绍一种以ACPLD为主控芯片的简易定时器，可以实现00：00-23：59之间任意时间的定时。该定时器的设计以AVHDL为开发工具，以MAX＋PLUSII为软件平台，采用模块化设计。文中给出了部分模块的VHDL源程序及仿真图。

关键词：vhdl语言 cpld 定时器 

单位：南京信息职业技术学院 江苏南京210046