系统硬件原理框图如图1所示。系统采用不同的链路口完成输入和输出,可以避免采用总线可能产生的通道冲突。模拟视频信号由AD9883A完成模数转换。AD9883A是个三通道的ADC,因此系统可以完成单色的视频信号处理,也可以完成彩色的视频信号处理。采样所得视频数字信号经链路口输入到ADSP-21160,完成处理后由不同的链路口输出到ADV7125,完成数模转换。ADV7125是三通道的DAC,同样也可以用于处理彩色信号。输出视频信号到灰度电压产生电路,得到驱动液晶屏所需要的驱动电压。ADSP-21160还有通用可编程I/O标志脚,可用于接受外部控制信号,给系统及其模块发送控制信息,以使整个系统稳定有序地工作。例如,ADSP-21160为灰度电压产生电路和液晶屏提供必要的控制信号。另外,系统还设置了一些LED灯,用于直观的指示系统硬件及DSP内部程序各模块的工作状态。
本设计采用从闪存引导的方式加载DSP的程序文件,闪存具有很高的性价比,体积小,功耗低。由于本系统中的闪
存既要存储DSP程序,又要保存对应于不同的伽玛值的查找表数据以及部分预设的显示数据,故选择ST公司的容量较大的M29W641DL,既能保存程序代码,又能保存必要的数据信息。
图2为DSP与闪存的接口电路。因为采用8位闪存引导方式,所以ADSP-21160地址线应使用A20-A0,数据线为D39—32,读、写和片选信号分别接到闪存相应引脚上。
系统功能及实现
本设计采用ADSP-21160完成伽玛校正、时基校正、时钟发生2S、图像优化和控制信号的产生等功能。
1伽玛校正原理
在LCD中,驱动IC/LSI的DAC图像数据信号线性变化,而液晶的电光特性是非线性,所以要调节对液晶所加的外加电压,使其满足液晶显示亮度的线性,即伽玛(Y)校正。Y校正是一个实现图像能够尽可能真实地反映原物体或原图像视觉信息的重要过程。利用查找表来补偿液晶电光特性的Y校正方法能使液晶显示系统具有理想的传输函数。未校正时液晶显示系统的输入输出曲线呈S形。伽玛表的作用就是通过对ADC进来的信号进行反S形的非线性变换,最终使液晶显示系统的输入输出曲线满足实际要求。
LCD的Y校正图形如图3所示,左图是LCD的电光特性曲线图,右图是LCD亮度特性曲线和电压的模数转换图。
2伽玛校正的实现
本文采用较科学的Y校正处理技术,对数字三基信号分别进行数字Y校正(也可以对模拟三基信号分别进行Y校正)。在完成v校正的同时,并不损失灰度层次,使全彩色显示屏图像更鲜艳,更逼真,更清晰。
某单色光Y调整过程如图4所示,其他二色与此相同。以单色光v调整为例:ADSP-21160首先根据外部提供的一组控制信号,进行第一次查表,得到Y调整系数(Y值)。然后根据该Y值和输入的显示数据进行第二次查表,得到经校正后的显示数据。第一次查表的Y值是通过外部的控制信号输入到控制模块进行第一次查表得到的。8位显示数据信号可查表数字0～255种灰度级显示数据(Y校正后)。
3图像优化
为了提高图像质量,ADSP-21160内部还设计了图像效果优化及特技模块,许多在模拟处理中无法进行的工作可以在数字处理中进行,例如,二维数字滤波、轮廓校正,细节补偿频率微调、准确的彩色矩阵(线性矩阵电路),黑斑校正、g校正、孔阑校正、增益调整、黑电平控制及杂散光补偿、对比度调节等,这些处理都提高了图像质量。
数字特技是对视频信号本身进行尺寸、位置变化和亮,色信号变化的数字化处理,它能使图像变成各种形状,在屏幕上任意放缩,旋转等,这些是模拟特技无法实现的。还可以设计滤波器来滤除一些干扰信号和噪声信号等,使图像的清晰度更高,更好地再现原始图像。所有的信号和数据都是存储在DSP内部,由它内部产生的时钟模块和控制模块实现的。
4时基校正及系统控制
由于ADSP-21160内部各个模块的功能和处理时间不同,各模块之间存在一定延时,故需要进行数字时基校正,使存储器最终输出的数据能严格对齐,而不会出现信息的重叠或不连续。数字时基校正主要用于校正视频信号中的行,场同步信号的时基误差。首先,将被校正的信号以它的时基信号为基准写入存储器,然后,以TFT-LCD的时基信号为基准读出,即可得到时基误差较小的视频信号。同时它还附加了其他功能,可以对视频信号的色度、亮度、饱和度进行调节,同时对行、场相位、负载波相位进行调节,并具有时钟台标的功能。
控制模块主要负责控制时序驱动逻辑电路以管理和操作各功能模块,如显示数据存储器的管理和操作,负责将显示数据和指令参数传输到位,负责将参数寄存器的内容转换成相应的显示功能逻辑。内部的信号发生器产生控制信号及地址,根据水平和垂直显示及消隐计数器的值产生控制信号。此外,它还可以接收外部控制信号,以实现人机交互,从而使该电路的功能更加强大,更加灵活。此外,ADSP21160的内部还设计了I2C总线控制模块,模拟FC总线的工作,为外部的具有I2C接口的器件提供SCLK(串行时钟信号)和SDA(双向串行数据信号)。模拟I2C工作状态如图5和图6所示。
系统软件实现
在软件设计如图7所示,采用Matlab软件计算出校正值,并以查找表的文件形式存储,供时序的调用。系统上电
开始,首先要完成ADSP-21160的一系列寄存器的设置,以使DSP能正确有效地工作。当ADSP-21160接收到有效的视频信号以后,根据外部控制信息确定Y值。为适应不同TFT-LCD屏对视频信号的显示,系统可以通过调整Y值,以调节显示效果到最佳。再如图4所示,对先前预存的文件进行查表,得到所需的矫正后的值,然后暂存等待下一步处理。系统还可以根据视频信号特点和用户需要完成一些图像的优化和特技,如二维数字滤波、轮廓校正、增益调整、对比度调节等。这些操作可由用户需求选择性使用。利用ADSP-21160还可以实现图像翻转、停滞等特技。最后进行数字时基校正,主要用于校正视频信号中的行、场同步信号的时基误差,使存储器最终输出的数据能严格对齐,而不会出现信息的重叠或不连续。除了以上所述的主要功能以外,ADSP-21160还根据时序控制信号,为灰度电压产生电路和TFT-LCD屏提供必要的控制信号。另外,ADSP-21160还能设置驱动通用I/O脚配置的LED灯,显示系统工作状态。
关键词：UART多点通信FPGA知识产权
在通信和控制系统中，常使用异步串行通信实现多块单板之间的辅助通信，各个单板通过总线方式连接。为了实现点对点通信，需要由软件定义一套较复杂的通信协议，过滤往来的数据，消耗了CPU较多的时间。89C51单片机有一种九位通信方式，采用一位地址位来实现通信对象的选择，只对发往本地址的地址发生中断进而接收数据。通用的UART芯片如16C550和89C51等构成总线式的通信系统时，需要由CPU通过软件处理接收到的地址和产生九位的数据。本文介绍的UART采用VerilogHDL硬件描述语言设计，可以用FPGA实现，可应用于SoC设计中。其主要特性如下：
·全硬件地址识别，过滤数据不需要CPU的介入；支持一个特殊地址，可用于监听和广播。
·支持查询和中断两种工作方式，中断可编程。
·接收和发送通路分别有128ByteFIFO，每个接收字节附带状态信息。
·设计采用VerilogHDL语言，全同步接口，可移植性好。
·支持自环测试功能。
·波特率可以编程，支持八位或者九位两种数据格式。
设计的UART的九位串行数据格式如图1所示。在空闲状态，数据线处于高电平状态。总线由高到低跳变，宽度为一个波特率时间的负脉冲为开始位，然后是8bit的数据位。数据位后面是lbit的地址信息位。如果此位是1，表示发送的字节是地址信息；如果此位是0，传输的是正常数据信息。地址指示位后是串行数据的停止位。
1UART设计
UART采用模块化、层次化的设计思想，全部设计都采用VerilogHDL实现，其组成框图如图2所示。整个UARTIP由串行数据发送模块、串行数据接收模块、接收地址识别模块、接收和发送HIFO、总线接口逻辑、寄存器和控制逻辑构成。串行发送模块和接收完成并/串及串/并的转换，接收地址的识别由接收地址识别模块完成。发送和接收HIFO用于缓存发送和接收的数据。总线接口逻辑用于连接UARTIP内部总线和HOST接口。寄存器和控制逻辑实现UARTIP内部所有数据的收发、控制和状态寄存器、内部中断的控制及波特率信号的产生。以下详细说明主要部分的设计原理。
1.1串行数据发送模块
串行数据发送模块将数据或地址码由并行转换为串行，并从串行总线输出。设计采用有限状态机实现，分为空闲、取数、发送三个状态。其状态迁移如图3所示。各个状态说明如下：
空闲状态：状态机不断检测发送使能位、UART使能位和发送FIFO空/满标志位，如果使能位为高、UART使能打开且FIFO空标志位为低，串行发送进入取数状态。
取数状态：在此状态，分两个周期从发送FIFO中取出待发送的数据或者地址，然后进入发送状态。
发送状态：在此状态，状态机按照九位串行数据的格式依次发送开始位、数据位、地址指示位。待停止位发送完毕后，返回空闲状态。一个字节的数据发送完毕后，进行下一个字节数据的发送流程。
1.2串行数据接收模块
串行数据接收模块用于检测串行数据的开始位，将串行总线上的串行数据转换成并行数据并输出。接收逻辑也采用有限状态机实现，分为空闲状态、寻找开始位、接收数据和保存数据四个状态。其状态迁移图如图4所示。各个状态说明如下：
空闲状态：在此状态，不断检测接收使能、UART使能和串行输入信号的状态。如果串行输入信号出现由高到低的电平变化且UART使能和接收使能都为高，则将采样计数器复位，并进入寻找开始位状态。
寻找开始位：在此状态，状态机等待半个波特率的时间，然后重新检测串行输入的电平。如果为低，则判断收到的开始位有效，进入接收数据状态；否则认为数据总线上出现干扰，开始位无效，重新返回空闲状态。
接收数据：在此状态，依次接收串行数据线上的数据位、地址指示位和停止位，结束后进入保存数据状态。
保存数据：此状态将收到的串行数据以并行方式从接口的并行总线输出，然后返回空闲状态，准备进行下一个字节数据的搜索和接收。
为提高对串行输入上突发干扰的抵抗能力，对于接收数据，在脉冲的中间位置连续采样三次，较多的电平作为接收的有效数据。所有接收数据的采样频率为接收波特率的16倍。
1.3硬件地址识别模块
硬件地址识别模块用于从接收到的数据中判断出地址和数据，在地址识别功能打开时，选择数据通过或者丢弃；而该功能关闭时，所有数据都会通过。地址识别模块是一个有两个状态的有限状态机，分为地址和数据两个状态。其状态迁移图如图5所示。状态说明如下：
地址状态：在此状态时，判断接收到的数据以及地址识别使能位。如果地址识别功能没有打开，对于接收的任何地址，都进入数据状态。如果地址识别功能打开，则将收到的地址和本地地址比较，如果相等，则保存此地址，进入数据状态；否则继续在此状态接收数据和地址，将收到的数据忽略。
数据状态：将接收到的数据输出，直到收到地址位时，返回地址状态，处理地址。
为实现监听和广播功能，将地址255作为特殊地址，它可以和任何地址匹配。若本站的地址为255，此站点可以接收任何地址的数据，此功能可以用于监听总线上的数据；若发送数据的目的地址为255，则任何站点都会接收到此数据，此功能可以用于发送广播数据。
1.4FIFO设计
FIFO由控制逻辑和双口RAM组成，控制逻辑用来实现将一个双口RAM转换成两个FIFO的功能，这两个FIFO分别用于发送和接收数据缓存；中断控制用于在中断工作方式时管理UART内部的中断状态和控制信息。
为减少所需块RAM的数量，接收和发送FIFO使用同一个块RAM实现，使用仲裁机制保证两个FIFO的四个端口，在同一时刻最多只有两个操作，不影响对FIFO的读写。
1.5总线接口
UART采用同步接口，所有信号都在系统时钟的上升沿采样，设备的握手用一位应答信号完成。
数据总线宽度采用8+2的方式。和16位或者32位宽度的数据总线连接时，可以一次读取接收数据的数据和地址指示位，减少总线操作次数；若和8位系统连接，可以只连接低8位数据线，接收数据的地址信息可以通过内部的状态寄存器读取。
1.6寄存器和控制逻辑
寄存器部分实现UART内部所有数据的收发、控制和状态寄存，用于设置UART的数据格式、收发波特率、FIFO控制、本地地址、地址识别、中断控制和状态寄存，实现对UART工作的控制。
控制逻辑产生所需的所有波特率信号及对应的上升和下降沿指示信号，并根据实际工作所选择的波特率输出与系统时钟同步的对应信号。波特率产生逻辑的组成框图如图6所示。
2功能和时序仿真
首先结合功能仿真设计系统的仿真平台。仿真平台如图7所示。系统仿真平台和仿真激励采用VerilogHDL语言设计，可同时用于功能仿真和时序仿真，不能用于二者的综合。寄存器级模型为用于UARTIP设计的RTL描述，全部采用可以综合的VerilogHDL语句编写。仿真使用的软件为ModelSim。
功能仿真包括以下几个方面：
(1)基本模块连线时序的仿真。首先用描述方式设计UART的接口模型，利用仿真激励进行简单的读写操作，设计出仿真激励信号和系统仿真平台。然后结合仿真激励信号逐步完成UART的各个子模块的设计。仿真时，需要逐步观察UART接口信号的波形、UART内部模块的接口信号波形、各种状态机的状态迁移和数据指针的值以及状态位的值，逐步完成寄存器传输级的UART设计。
(2)UART的工作仿真。完成RTL的寄存器传输级模型后，根据系统软件工作的模式，用HDL设计出数据收发的仿真激励，打开自环功能，进行数据的发送和接收。仿真可以分为仿真查询和中断两种工作方式。对于中断工作方式，需要用HDL语言模拟软件的中断机制，
进行中断工作方式的仿真。最后打开地址识别功能，发送不同目的地址的数据，观察UART的硬件地址识别情况。
完成功能仿真后，将设计进行布局布线，生成Ver-ilogHDL形式的时序仿真模型和标准时延文件，利用与功能仿真相同的仿真平台进行时序仿真。时序仿真只需要仿真工作方式。功能仿真和时序仿真使用相同的仿真平台和激励向量，这样便于比较二者的差异，发现设计代码存在的问题。
3综合和测试结果
本设计用Synplicity公司的SynplifyPro作为综合工具，用XilinxISE5.2作为布局布线工具，采用器件为XC2S100IIE-7。综合结果显示，该UARTIP占用资源情况为:SLICE275个、内部块RAM1个、I/O24个，HOST总线可以达到的频率为73.2MHz。
测试程序参考仿真激励的生成，用C语言在vxWorks操作系统下设计。测试所用方法和工作仿真完全相同，只是仿真激励对应测试程序，而RTL模型对应实际的FP-GA器件。
多点测试使用了五块单板，采用半双工总线方式，定义简单的数据包格式，用于检测数据错误并返回数据。数据包的格式为地址开头，后面是最大255Byte的数据；数据部分包括发送方的地址、数据校验和及包的长度。另外，还定义简单的驱动程序格式，完成基本数据的收发和控制，然后在上层加载多点通信协议。其中的一块加载主设备程序，其它单板加载从设备程序。主设备周期性地向其它从设备发送测试数据，并在规定的时间内等待接收目标单板的数据。从设备软件只接收发给本单板的数据，如果校验正确，将收到的数据发给主设备；如果有错误，则不进行任何操作。主设备若在规定时间内无法接收从设备的数据或者接收数据错误，则判断通信异常，进行下一个设备的测试。
关键词：加密卡PCI总线PCI9052ISP单片机
加密是对软件进行保护的一种有效手段。从加密技术的发展历程及发展趋势来看，加密可大体划分为软加密和硬加密两种。硬加密的典型产品是使用并口的软件狗，它的缺点是端口地址固定，容易被逻辑分析仪或仿真软件跟踪，并且还占用了有限的并口资源。笔者设计的基于PCI总线的加密卡具有以下几个优点：第一，PCI总线是当今计算机使用的主流标准总线，具有丰富的硬件资源，因此不易受资源环境限制；第二，PCI设备配置空间采用自动配置方式，反跟踪能力强；第三，在PCI扩展卡上易于实现先进的加密算法。
1总体设计方案
基于PCI总线的加密卡插在计算机的PCI总线插槽上（5V32Bit连接器），主处理器通过与加密卡通信，获取密钥及其它数据。加密卡的工作过程和工作原理是：系统动态分配给加密卡4字节I／O空间，被加密软件通过驱动程序访问该I／O空间；加密卡收到访问命令后，通过PCI专用接口芯片，把PCI总线访问时序转化为本地总线访问时序；本地总线信号经过转换处理后，与单片机相连，按约定的通信协议与单片机通信。上述过程实现了主处理器对加密卡的访问操作。
图1硬件总体设计方案
下面以主处理器对加密卡进行写操作为例，阐述具体的实现方法。加密卡采用PLX公司的PCI9052作为PCI总线周期与本地总线周期进行转换的接口芯片。PCI9052作为PCI总线从设备，又充当了本地总线主设备，对其配置可通过EEPROM93LC46B实现。主处理器对加密卡进行写操作，PCI9052把PCI总线时序转化为8位本地数据总线写操作。这8位本地数据总线通过Lattice公司的ispLSI2064与单片机AT89C51的P0口相连，2064完成PCI9052本地总线与AT89C51之间的数据传输、握手信号转换控制等功能。2064对8位本地数据总线写操作进行处理，产生中断信号。该中断信号与AT89C51的INT0＃相连，使AT89C51产生中断。AT89C51产生中断后，检测与其P2口相连的本地读写信号WR＃、RD＃、LW／R＃。当WR＃为低电平、LW／R＃为高电平时，AT89C51判断目前的操作是否为写操作。确认是写操作后，AT89C51把P0口上的8位数据取下来，然后用RDY51＃（经2064转换后）通知PCI9052的LRDYi＃，表明自己已经把当前的8位数据取走，可以继续下面的工作。PCI9052收到LRDYi＃有效后，结束当前的8位数据写操作。PCI总线的一次32位数据写操作，PCI9052本地总线需要四次8位数据写操作，通过字节使能LBE1＃、LBE0＃区分当前的8位数据是第几个字节有效。
加密卡硬件总体设计方案如图1所示。
2硬件各组成部分说明
2．1PCI9052部分
PCI9052是PCI总线专用接口芯片，采用CMOS工艺，160引脚PQFP封装，符合PCI总线标准2．1版。其总线接口信号与PCI总线信号位置对应，因此可直接相连，易于PCB实现。PCI9052的最大数据传输速率可达132MB／s；本地时钟最高可至40MHz，且无需与PCI时钟同步；可通过两个本地中断输入或软件设置产生PCI中断。它支持三种本地总线工作模式，实际设计采用地址和数据线非复用、8位本地数据总线、非ISA模式。
PCI9052内部有一个64字节PCI配置空间，一个84字节本地配置寄存器组。对PCI9052的配置可由主机或符合3线协议的串行EEPROM完成（注：ISA模式必须由串行EEPROM完成配置）。实际设计采用Microchip公司的93LC46B存放配置信息。系统初始化时，自动将配置信息装入PCI9052，约需780μs。如果EEPROM不存在或检测到空设备，则PCI9052设置为默认值。
在设计中，EEPROM用到的配置项目有：设备ID：9050；厂商ID：10B5；分类代码：0780；子系统ID：9050；子系统厂商ID：10B5；支持INTA＃中断，PCI3C：0100；分配4字节本地I／O空间：（例LAS0RR）0FFFFFFD；其它本地地址空间未使用：00000000；4字节本地I／O空间基地址（模4对齐）：（LAS0BA）01200001（仅为示例）；4字节本地I／O空间描述符：（LAS0BRD）00000022（非猝发、LRDYi＃输入使能、BTERM＃输入不使能、不预取、各内部等待状态数均为0、8位本地数据总线宽度、小Endian模式）；中断控制／状态，Local4C：00000143（LINTi1使能、LINTi1边沿触发中断选择使能、LINTi2不使能、PCI中断使能、非软件中断、ISA接口模式不使能）；UserI／O、从设备应答、串行EEPROM、初始化控制，Local50：00024492。有两点要注意：一是设计中采用PLX公司推荐使用的串行EEPROM93LC46B按字（16bit）为单位组织；二是EEPROM开发器编辑输入与手工书写的顺序对应关系，以厂商ID：10B5为例，在开发器编辑输入的是b510，而不是10B5。
PCI9052本地信号的含义是：LAD[7．．0]：本地8位数据总线；WR＃：写有效；RD＃：读有效；LW／R＃：数据传输方向，高电平为写操作，低电平为读操作；LBE1＃和LBE0＃：字节使能，表明当前LAD[7．．0]上的数据是第几个字节（0到3）；BLAST＃：PCI9052写数据准备好或读数据已取走；LRDYi＃：外部设备（此设计指单片机）已把PCI9052写操作数据取走或读操作数据准备好；LINTi1：外部设备通过LINTi1向主机发送INTA＃中断，当单片机验证密钥正确，向主处理器发送请求，表明可以开始从中读取相关数据。
需注意的是，PCI9052在使用时，某些引脚要加阻值为1kΩ～10kΩ的下拉或上拉电阻。因此在实现时，给MODE、LHOLD、LINTi1引脚加下拉电阻，CHRDY、EEDO、LRDYi＃引脚加上拉电阻。
图2PCI9052本地写时序
以主处理器向单片机写数据为例，图2给出了PCI9052的本地写时序。
2．2ispLSI2064部分
为降低数据被解析的风险，应尽量减少使用分离元件。因此在设计中选用了Lattice公司的CPLDispLSI2064。该芯片采用EECMOS技术，100引脚TQFP封装，拥有2000个PLD门，64个I／O引脚另加4个专用输入，64个寄存器，3个全局时钟，TTL兼容的输入输出信号。2064具有在系统可编程ISP（In－SystemProgrammable）功能，可方便实现硬件重构，易于升级，降低了设计风险，并且安全性能高。PCI9052与单片机之间的8位数据线进行双向数据传输，不能简单地直接相连，需要进行传输方向控制和数据隔离。故用2064作为PCI9052本地信号与单片机信号进行信号传递的接口，图3给出了8位数据信号双向传输的原理图。2064的开发软件ispDesignExpert8．2版支持VHDL、VerilogHDL、Abel等语言及原理图输入，且通过专用下载电缆可把最终生成的JEDEC文件写入2064，实现编程。在设计时采用了原理图输入的方法。
原理图中用到的BI18的功能描述为：当OE＝1时，XB为输出，A为输入，即XB＝A；当OE＝0时，XB为输入，Z为输出，即Z＝XB。FD28的功能描述为：8位D触发器（带异步清除）。结合PCI9052本地读写时序，可以分析得出，在进行读写操作时，图3实现了LAD[7．．0]与D[7．．0]之间正常的数据传输；在非读写时，双方数据处于正常隔离状态。
2．3单片机AT89C51部分
单片机采用ATMEL公司的AT89C51。这是一个8位微处理器，采用CMOS工艺，40引脚DIP封装。它含有4K字节Flash和128字节RAM，且自身具有加密保护功能。单片机不进行外部存储器和RAM的扩展，程序存储和运行均在片内完成，有效地保证了加密强度。
图3LAD[7..0]与D[7..0]之间的数据传输
[关键词]计算机硬件；安全性；设计
中图分类号：TP309 文献标识码：A 文章编号：1009-914X（2017）08-0125-01
1 计算机硬件
计算机硬件通常来讲，主要是指计算机系统中的各类由电子、机械和关电元件组成的物理部分。这些物理部分按照一定的功能要求，组合成为了一个具备一定能力的基础部件。而这些基础部件通过有机统一的整合，就成为了计算机。从部件基本构成来看，计算机一般由主机和为外部设备组成。主机包含了内存、主板、光驱、cup、扩展卡和连接线等部分，外部设备主要包括了键盘、鼠标以及其他配件。
2 探究计算机硬件设计安全的发展过程
计算机应用技术对计算机硬件发展具有重要影响。在20世纪70年代，由于硅片成本较高，因此人们更重视将硅片进行简化，实现计算机硬件的共享。直到20世纪80年代，人们开始重视提高芯片运行速度，直至90年代，人们开始追求计算机硬件电力减耗工作。当前对于计算机硬件的安全研究不仅包括对计算机数据、通信及存储的安全，还重视对计算机信任、数字版权及用户隐私的安全管理。计算机芯片是计算机硬件系统的重要组成部分，如果芯片受到网络攻击，如拒绝服务、非授权拷贝及篡改等，会导致计算机硬件出现极大的损伤。非授权拷贝攻击方式主要通过对芯片信息进行复制，从而获取芯片副本，篡改则指的是改变芯片等软件程序代码，出现计算机系统敏感数据被窃取及系统故障等问题。当前计算机数据中心、移动通信、嵌入式设备等计算机硬件仍受到物理或软件的攻击，因此需要采用新型数据加密技术，加强计算机硬件安全性。
3 分析计算机硬件的设计安全
计算机硬件安全的性能基本决定于设计阶段，目前多样化设计和工程变异等安全方案是提升计算机安全性的主要策略，其最大的特征就是能耗小成本低。工程变异的方向是解决c1时序和芯片老化，其不仅包括了传统的cMoS技术，还计算机硬件的设计安全探究
潘 雄
（武汉市建设工程设计审查办公室 湖北 武汉 430023）
[摘 要]随着科学技术的发展，计算机不断发展，计算机硬件安全性是计算机信息安全系统的重要内容。本文简要介绍了计算机硬件及计算机硬件设计安全的发展过程，分析了计算机硬件的设计安全与计算机硬件O计安全的措施。
[关键词]计算机硬件；安全性；设计
中图分类号：TP309 文献标识码：A 文章编号：1009-914X（2017）08-0125-01包括了纳米技术、光纤技术和等离子技术等新兴技术。所以，工程变异在计算机设计安全中得到了十分高效的应用。但是，其也会给计算机恶意攻击检测以及一些其他工作带来较高的难度。目前，检测木马、设置全新的安全原语和集成现有芯片已经逐渐成为计算机硬件设计安全的主要研究对象。就目前计算机硬件设计安全工作来讲，对硬件木马的处理成为了重点工作。硬件木马主要针对一些原始芯片，发动嵌人式或修改式的恶意攻击行为，给计算机内部的数据信息造成泄露或损坏的风险。在另外一个方面，不可复制技术也是加强计算机硬件设计安全的有效措施。其基于工程变异，能够为计算机硬件安全保护提供优良的保障。总的来说，计算机硬件的设计安全程度直接决定了其在使用过程中的安全性能，对其整体安全性做出了硬性的限制。
4 计算机硬件设计安全的措施
4.1 做好内置安全确认工作
内置安全确认，主要是在计算机芯片的测试和制造过程中运用PUF（Physical Unclonable Functions）技术和EPIC（Ending Piracyof Integrated Circuits）技术通过电路设计方式来保护硬件IP。计算机硬件内置保护的流程工作大体如下：原始设计好的IC在IC制造厂采用PUF技术后得到芯片变异了的PUFID，经过EDA工具编译后得到物理版图，先前得到的PUFID与加密后的IC数据信息合成得到校验密钥，接着可以在IC的物理版图中预先选择关键区域，将校验密钥加密后的验证模块附加在原始设计好生成保护的IC版图，最终用于IC产品制造。这样在充分了解内置保护工作之后，相关的工作人员可以做好确认内置安全工作，保证计算机硬件的设计安全性。
4.2 做好外置辅助安全的检测工作
目前外置辅助安全的监测工作主要采用RAS技术进行，依靠可信的密钥管理部产生公开密钥和私用密钥。公开密钥主要是加密芯片的数据信息并将其集成储存到标签电路中，私用密钥主要储存在密钥储存器里，而密钥储存器主要用于外置辅助安全的检测。此外，安全验证芯片也是用于检测外置辅助安全的。检测时，密钥储存器主要经RFID读取芯片上集成的标签电路的数据信息，进而通过安全验证芯片的检测来检测芯片。
4.3 研发计算机硬件时重视安全设计
在计算机硬件的安全设计过程中，不单单要注意技术层面的保护检测，更要注意其他方面的问题，比如设计理念、工作侧重点和设计人员等。在计算机硬件的研发进行时，质量和性能得到保障的前提下需要注意加强设计研发人员对计算机硬件的认识，加强对计算机硬件安全性能的注重，从内置和外置入手，做好安全设计，形成计算机硬件安全性评估机制，做好对硬件安全性能的评估，同时从输入、存储和输出设备三个方面进行评估，及时发现安全风险解决隐患。
4.4 在计算机硬件设计安全中重视创新技术
计算机硬件的安全设计之所以会出现较多的问题，是由于计算机硬件的安全设计技术发展滞后，适应不了时代的发展。因此，需要注重创新技术，完善并发展现有计算机硬件的安全设计技术，结合实际情况和实践经验，及时完善不足之处。同时，建立起完整的计算机硬件安全技术系统，做好计算机硬件各部分的有机结合，加强各技术的协助。此外，还需要开展新型的计算机硬件安全技术，可以将微生物理论、光学理论和量子理论应用到计算机硬件安全技术中，这样才能实现计算机硬件安全性能的快速提升。
5 结语
计算机硬件安全是计算机信息系统正常运行的重要保障，我们需要重视计算机安全检测设备的研究，从计算机内置安全管理及外置辅安全检测方面，制定合理有效的计算机硬件检测方案，不断提升计算机安全性能，推动我国计算机信息安全系统的发展。
参考文献
[1] 郭传宝.计算机硬件的设计安全探究[J].工程技术：文摘版，2016（10）：00109.
关键词：软性硬性双重性特征科学方法
居住区建筑设计的特征分析
居住区的建筑设计是一个将社会、经济、技术等多种因素交叉而成的建筑规划学科。它具有多元化特征。这些综合性的特征可分为硬性和软性两个方面：
硬性是指涉及到科学领域的多种因素，一般是与自然环境以及人们的实践和认知的客体对象有关的，比如，国土地理、施工结构、气象、气候、材料、设备、绿化、卫生等因素。硬性因素具有明确的定义和边界，能够做出精确的定量分析并按照一定的数学方法进行分析和处理。
软性是指涉及到社会科学领域的多种因素，它一般是与社会的发展环境以及人们的主观认识和实践活动有关的。比如，经济、人口、文化、心理、艺术、视觉等因素。由此而构成的建筑设计的内容则具有模糊的性质。除了一部分的经济及人口因素以外，大多数的软性因素集合的边界难以确定，因而无法直接进行计量和分析，只能用比较弹性的方法做模糊的处理。
二．居住区的建筑设计的双重性特征
居住区的建筑设计在规划系统是介于比较微观的建筑单体设计与比较宏观的城镇设计之间的一个层次外置，因此居住区的建筑设计规划具有软性和硬性的双重特征。
由于居住区建筑设计本身所具有的软性和硬性的双重性，所以仅仅依靠人模糊的认知或者举例分析是无法准确处理设计中的具体问题的。因此，我们必须借助各种现代科学的理论和方法。运用科学的方法对居住区建筑设计中的具体问题进行描述和分析，才能提出更合理而准确的方法。
通常用于居住区建筑设计优化的科学方法理论有：优化论方法、系统论方法、信息论方法、控制论方法、仿生论方法、物元论方法、寿命论方法、智能论方法、模型论方法以及模糊论方法等等。
以上各种理论方法虽然在数学分析方法上有所差异，在理论的认识角度上有不同的侧重点，但是在哲学思维方面比较接近，而且都带有辩证逻辑的特点。比如：我们可以将设计的对象分割为一些基本的因素，那么这些因素之间必然会存在普遍的联系和相互的作用，这种相互关系既具有一致性，又具有对立性，系统的结构与特定部分的功能相互制约、量变质变关系、时空存在的形式，这些都是设计中的方法和原则的体现。此外，在技术与艺术的软硬关系之中也充分的体现了设计中的辩证关系。比如：建筑的造型带给人的视觉感受、文化生活、视野舒畅等设计要求都属于艺术和心理方面的因素，而面积、人口、光照、服务设施以及交通等因素则属于设计中需要考虑的人的生理因素和技术因素。居住区的建筑设计师在对以上的特性进行辩证的分析之后，可以对前者采取软处理的方法，也就是凭灵感创作、经验和技巧以及形象思维、形象描述、定性调查等方法进行处理。而对后者则应该采取硬处理的方法，即依靠数理统计、逻辑思维、各种标准规范、抽象模型、物理实验、电脑系统以及抽象模拟等方法对硬因素进行处理。
设计内容更的软性和硬性不仅体现在从设计草图到施工图的整个过程，还反映在环境生态、建筑造型、居住功能以及技术经济等方面，因为这些方面最终决定了设计的目标效益。软硬综合交叉的设计方法应该贯穿在整个方案的构想之中，从构思到描述，到质量的评定，到识别反馈以及方案的修改和文件的编制，整个过程都要注意软硬思想的综合交叉。此外，在居住区的建筑设计优化中还必须通过一定的接口技术将软硬因素和方法联系起来，最好是能构成技术系统，以便更好的使用软硬综合技术。
软硬综合的技术方法的构成
在处理设计师的创作经验与电脑辅助设计的接口问题时，应该注意一下问题：
1.设计中的新方法是技术系统软性部分的核心技术，当需要对设计方法进行更新时，注意一定要在现有的设计经验的基础上进行。传统的设计技术和方法与创新的技术方法之间的替代是一个逐渐交接的过程。在整个设计的过程中，软性经验所占的比重比较大。
2.由于人工智能只是在一定的经验知识基础上和一定机制条件下的固化，所以设计师的思维创作应该是影响和主导设计方案的最主要因素。同时，计算机能够对数据、图形以及文字信息进行综合处理，从而大大提高设计人员的工作效率。
3.离散数学以及模糊数学的方法都是在居住区建筑设计中处理软硬双重性问题经常使用的技术。而数学方法、逻辑方法以及形象方法和经验的交叉使用常常也能取得很好的效果，即用平衡常数方式和权值来解决对不可直接计量因素的量化分析问题。
4.作为人机交互和软硬件结合的设计条件，CAD是进行居住区建筑设计优化所必备的，在开展设计工作之前，要做好CAD系统环境的软硬件配套，为设计工作的做好软硬件的准备工作。
结语：居住区的建筑设计介于微设计与宏设计之间，受到许多软性因素和硬性因素的影响，具有明显的双重性特征。在进行居住区的建筑设计优化时，要综合考虑和处理软硬因素，交叉使用相关的科学方法。同时处理好在各种技术交叉使用时的接口问题。本文对居住区建筑设计优化的综合性特征进行了介绍和分析，并对处理各种技术运用中的接口问题时应该注意的问题进行了分析和探讨。希望能对相关领域的设计人员和研究人员提供一定的参考。
参考文献：
[1] 岳宗晓. 人・空间・环境──居住区设计“以人为本”之我见[J]. 北京规划建设, 1998,(06)
[2] 张兴国, 郭璇. 三峡库区移民居住区人居环境建设初探――以巫山县大昌新镇移民居住区设计为例[J]. 新建筑, 2004,(06)
[3] 严书明. 从环境设计中塑造个性――南京扬子石化公司居住区设计方案[J]. 城市规划, 1985,(06)
关键词：实践教学；计算机工程；硬件课程教材设计；嵌入式系统
中图分类号：G642 文献标识码：B
文章编号：1672-5913 (2007) 24-0029-03
1引言
2005年底，我国高校有771个“计算机科学与技术”专业点，44万多在校生。根据各校的办学理念和培养目标，本专业又可分为五个专业方向：计算机科学、计算机工程、软件工程、信息系统和信息技术。各个方向的课程设置及教学要求均有所侧重，对于传统的工科院校中的计算机应用技术专业而言，其方向介于计算机科学(CS)和计算机工程(CE)之间，且更偏向于计算机工程。计算机工程方向是计算机科学与电子工程的交叉学科，电类基础课程较多，大多数院校均开设电路与系统、电工电子学等相关课程。此外，计算机硬件系列课程包括数字逻辑、计算机组成原理和计算机系统结构三门核心课程。
从根本上讲，计算机学科是一门技术学科，工程技术的含义远大于科学的涵义，因而本专业具有实践性非常强的特点，强调实践教学体系。许多优秀的计算机专业学生(例如比尔・盖茨)的成长历程也说明了计算机实践能力培养的重要性，因此新世纪的计算机教育不仅要重视扎实的专业基础理论学习，更要强调硬件开发、软件设计的能力培养。
2中外计算机专业硬件课程实践教学对比
为探索工科院校计算机专业硬件系列课程实践教学改革的方向及实施方法，本文分析了美国斯坦福大学、马里兰大学计算机工程专业的课程设置及实践课程规划，将其与哈尔滨工程大学计算机科学与技术专业的本科生培养计划进行比较，详细结果如表1所示。表2列出了这几所典型大学计算机专业硬件相关课程实践学时与理论学时的分配情况。
表1 几所典型大学计算机工程专业硬件相关课程
表2 几所大学计算机工程专业硬件相关课程实践学时分析
通过表1和表2的结果可以看出，我们目前的课程设置情况是合理的，与国际领先大学的计算机工程专业课程设置相符。对于计算机工程专业普遍开设的三门硬件系列课程数字逻辑、计算机组成原理和计算机系统结构均开设了相应的课内实验或课程设计，对理论课所传授内容的补充和深化，不但增强学生对课程的理解，同时加强了学生的工程实践意识，培养学生从事计算机工程相关工作的能力。本专业学生需要学习数字系统和计算机系统的相关知识以及软件设计方面的知识，前者包括数字逻辑设计、计算机组织、计算机体系结构及对程序设计的支持，后者包括操作系统、编译器以及程序设计语言的组织等理论。
然而，进一步分析比较各高校的实验与课程设计的内容可以发现，我们目前的实验内容设置和课程设计项目设计还比较陈旧，没有及时根据业界技术的发展进步进行调整，因而未能给理论课提供有力的支撑。综上所述，我们认为我国高等学校计算机专业硬件系列课程实践教学内容改革的要求是迫切的，需要根据工业界的技术发展进行实验内容调整，实验平台更新和课程设计项目的重新设计，而设计出符合这一要求的计算机专业硬件课程实践教材成为这一改革的首要任务。
3硬件课程实践教材的设计
实验课教材的设计应从科学技术人员基本技能训练的总体要求出发，统一安排实验教学，不能过分强调某一门课程的实验教学，而要强调综合能力的培养。实验课涉及到四种主要能力(观察能力、思维能力、操作能力、表达能力)的发展必须要协调，其中任何一种能力都不可能单独地得到发展。教学实验不仅要让学生学会本专业必要的基本实验方法，掌握基本实验仪器设备的操作技术，还要让他们学会正确分析实验结果、处理数据，要加强培养正确的科学态度和严密的逻辑思维能力。不但让学生懂得“应该怎么做”，而且要懂得“为什么要这么做”，更要创造性地思索“还能做什么”。
3.1开放式实验对教材的要求
开放式实验教学方法要求给学生独立思考与动手的充分自由。一般的实验教材，重点在介绍一个个实验上，是教师想出的实验让学生去实现，并且对于实验线路、实验方法、实验仪器都做了细致的规定，有的讲义还把实验步骤写得非常细，这样学生根本不必动脑筋，只要依葫芦画瓢即可。这样的教材束缚了学生的学习积极性，不符合开放式实验教学的要求。开放式实验教学使用的教材应具有以下特点：基本实验详细，作为引导学生入门的手段；选做实验、综合实验要粗线条，多留些空白，让学生有充分思考的余地；要把教材内容的重点从介绍一个个实验转移到介绍实验理论、实验方法上来，实验选题只要介绍一些典型的例子，选题本身可以留给学生创新。
3.2基于FPGA的硬件系统设计实验教程
目前，基于FPGA的教学实验平台及参考书很多，但是根据我们的调查，适合作为高等学校本科教学使用的较少。因此，改革后的课程体系应更注重对学生创新能力的培养，通过开放性的实验内容、开放性的实践环节设计，使学生在探索、研究中学习，切实提高理论联系实践解决问题的能力。
利用目前先进的基于现场可编程门阵列(Field Programmable Gate Array)器件的实验平台，可以安排数字逻辑、计算机组成原理以及计算机系统结构课程的实验与实践内容，培养学生的动手能力和系统观点，而且开发速度快，可靠性高，实验的可重复性好。硬件系列实验与实践课程应包括基于FPGA的硬件设计所涉及的基本知识、循序渐进的实验设计、切实可行的实验步骤、重点模块的代码及关键实践环节指导。借鉴国外大学(例如，美国斯坦福大学和马里兰大学)计算机工程专业开设的数字系统设计方面的课程内容，结合我国高等院校的本科教学的实际需求及所能提供的实验环境，精心编写实验大纲内容及设计实验用例。通过浮点运算电路设计、状态机设计、某个RISC模型机部分模块的设计等实验用例的训练，学生可以建立计算机的整机概念，了解数据在计算机中的表示、传送路径、处理以及控制信息是如何完成对计算机系统的控制。而且，通过流水线设计及Cache设计实验，学生可以了解现代微处理器设计技术。
教程应当配合高等学校的数字逻辑、计算机组成原理、计算机系统等课程的实践教学环节，突出实用性，所设计的实验可操作性强，与实践结合紧密。不仅着眼于基于FPGA的EDA设计方法，更着眼于介绍基于基本的数字逻辑组成的功能部件的基础上如何构造微处理器，即计算机专业本科教学的重点和特色是计算机的硬件系统组织，而不仅仅是介绍通用的数字电路和数字系统的设计方法，这是我们与微电子等专业相区别之处，也是计算机专业毕业生的特长。
4在硬件课程实践中加强嵌入式系统设计
随着嵌入式系统应用飞速地发展，社会对掌握嵌入式技术的人才产生了大量需求，使嵌入式软、硬件工程师成为未来几年最为热门的职业之一。在嵌入式系统硬件设计方面，随着半导体和微电子工艺技术的进步以及可编程逻辑器件技术的迅速发展，利用先进的EDA工具平台，在硬件设计中加入包含自主知识产权的硬件逻辑设计，并以FPGA的形式实现功能强大的嵌入式系统，已成为当前嵌入式电子产品设计的主流。实验课的目的是培养学生良好的实验素养、基本实验技能、独立工作能力、操作能力等。
目前，我校已经与国内外多家嵌入式系统领域实力较强的研究机构和企业建立了稳固的合作关系，与美国Xilinx公司成立了FPGA技术联合实验室。对嵌入式系统均有丰富和深厚的理论基础和实际的项目研发经验，并具有传统计算机硬件实验教学的经验。另外，从2003年设立嵌入式系统研究方向以来，我校已经先后投入了300多万元采购了各种先进的嵌入式实验设备和微机，从硬件环境上已经初步完成了计算机硬件实验教学改革的准备工作。我们的目标是提高学生计算机硬件实验的效果，实现“软硬件实验环境一体化、实验平台综合化、实验内容系统化”。构建软硬件一体化实验环境有利于培养学生软硬件综合素质；综合的实验平台可以进行多课程内容交叉的综合实验，有利于培养学生的综合设计能力；实验内容的系统化有利于培养学生的系统化设计的思想。
5结论
当前实验教学改革的趋势是开放实验室，实行开放式实验教学。各个学校的具体做法可能不完全相同，但对于实验教学改革的基本思路是接近一致的。大家都认为过去实验教学过于死板，基本上采取“抱着走”的教学方法，大大压抑了学生实验学习的积极性，教学效果不理想。经过几年的教学改革实践，现在比较一致的看法是：实验教学不能完全依附于课堂教学，而应该在紧密配合课堂教学的前提下，独立设课，开放实验室，发展实验教学本身的特点，发挥实验教学培养学生独立工作能力的优势，倡导开放式实验教学法。计算机专业硬件课程的实践教学需要根据工业界的技术发展进行实验内容调整，实验平台更新和课程设计项目的重新设计。实践教程应当配合高等学校的数字逻辑、计算机组成原理、计算机系统等课程的实践教学环节，与实践结合紧密。为适应社会对嵌入式系统设计和应用人才的迫切需求，还应在传统的计算机硬件实践课程中增加嵌入式系统设计方面的内容。
参考文献
[1] 教育部高等学校计算机科学与技术教学指导委员会. 高等学校计算机科学与技术专业发展战略研究报告暨专业规范(试行)[M]，北京：高等教育出版社，2006.
[2] 范印哲. 教材设计与编写[M]. 北京：高等教育出版社，1998.
[3] 巨瑛梅. 当代国外教学理论[M]. 北京：教育科学出版社，2004.
[4] 大学计算机课程报告论坛组委会. 大学计算机课程报告论坛文集[M]. 北京：高等教育出版社，2007.
[5] 乌美娜. 教学设计[M]. 北京：高等教育出版社，1994.
作者简介
姚爱红(1972-)，女，工学博士，副教授。研究方向：计算机系统结构、嵌入式系统设计技术。
随着微机继电保护的发展，一些新的保护原理和方案，特别是基于故障波形特征(暂态分量)或高频分量的保护原理，以及基于ANN(人工神经网络)和模糊集理论的智能保护方案对微机继电保护装置设计提出了更高的要求。本文在广泛收集了有关微机保护硬件平台资料的基础上，提出了新微机继电保护装置硬件平台的方案与设计。本文的主要内容包括以下几个方面：
1. 本文广泛收集了有关微机保护硬件平台的资料，并查阅了国内各微机保护生产厂家的产品说明书，明确了开展本课题的意义，提出了本文研究的主要内容。
2. 对微机保护硬件平台几个主要方面如CPU、数据采集和通信方式等进行了探讨，针对传统微机保护硬件平台存在的缺点以及为了适应电力系统发展对微机保护的要求，提出了新微机继电保护硬件平台的“通用”模块化设计方案。
…………略，共5点
关键词：微机保护、硬件平台、逻辑运算、开入开出、抗干扰
目 录
摘要
ABSTRACT
第一章 绪论………………………….……………………………..….1
1.1 微机继电保护的发展…………..………………………………1
1.2 本课题研究的意义………………..……………………………2
1.3 本课题所做的工作………………..……………………………3
第二章 微机继电保护硬件平台的设计………………………………4
2.1微机继电保护硬件平台的探讨…………………………………4
2.1.1处理器………………………………….……….…………4
2.1.2数据采集系统……………………….……….……………7
2.1.3通信方式…………………………….……….………..…11
2.2传统硬件平台及存在问题………………………..……………13
2.3采用方案比较………………………………………………..…13
第三章 逻辑运算模块的硬件设计…………….………………….…17
…………略，共6章
在一般应用软件系统开发时，程序员只需论文联盟要考虑软件系统的功能设计，硬件部分直接根据软件需求购买即可。嵌入式软件的开发则需要软硬件综合开发，这有两方面的原因：一方面，任何一个嵌入式产品都是软硬件的结合体；另一方面，一旦嵌入式产品研制完成后，软件就已经固化在硬件环境中，用户不能对其修改。嵌入式软件的这一特点决定了嵌入式应用开发方式不同于传统的软件工程方法。
1 嵌入式软件开发的特点
嵌入式软件的开发具有如下几方面的特点：
1）需要交叉开发工具和环境。由于嵌入式软件本身不具备自主开发能力，即使设计完成以后用户通常也不能对其中的程序功能进行修改，因此必须有一套开发工具和环境才能进行开发。这些工具和环境一般基于通用计算机上的软硬件设备以及各种逻辑分析仪、混合信号示波器等。开发时往往有主机和目标机交叉开发的概念，主机用于程序的开发、调试，目标机作为最后的执行机构。开发时主机和目标机需要交替结合进行。
2）软硬件协同设计。软硬件协同设计涉及以下方面：嵌入式软件设计、实时系统设计、硬件设计和软件设计。软硬件协同设计强调硬件与软件的协同性与整合性、软件与硬件的可裁减，以满足系统对功能、成本、体积和功耗等要求。
3）嵌入式软件开发人员以应用专家为主。通用计算机的开发人员一般是计算机科学或计算机工程方面的专业人士，而嵌入式软件则是要和各个不同行业的应用相结合的，要求更多的计算机以外的专业知识，其开发人员往往是各个应用领域的专家。
4）软件要求固态化存储。为了提高执行速度和系统可靠性，嵌入系统中的软件一般都固化在存储器芯片或单片机本身中，而不是存储于磁盘等载体中。
5）软件代码高质量、高可靠性。尽管半导体技术的发展使处理器速度不断提高，片上存储器容量不断增加，但在大多数应用中，存储空间仍然是宝贵的，还存在实时性的要求。为此要求程序编写和编译工具的质量要高，以减少程序二进制代码长度，提高执行速度。嵌入式软件的核心是系统软件和应用软件，由于存储空间有限，因而要求软件代码紧凑、可靠，大多对实时性有严格要求。
6）系统软件的高实时性。在多任务嵌入式软件中，对重要性各不相同的任务进行统筹兼顾和合理调度是保证每个任务及时执行的关键，单纯通过提高处理器速度是无法完成和没有效率的，这种任务调度只能由优化编写的系统软件来完成，因此系统软件的高实时性是基本要求。嵌入式软件应用程序虽然可以没有操作系统直接在芯片上运行，但是为了合理地调度多任务，利用系统资源，系统一般以成熟的实时操作系统作为开发平台，这样才能保证程序执行的实时性、可靠性，并减少开发时间，保障软件质量。
2 软硬件协同设计概念
嵌入式软件设计是使用一组物理硬件和软件来完成所需功能的过程。系统是指任何由硬件、软件或者两者的结合来构成的功能设备。由于嵌入式软件是一个专用系统，所以在嵌入式产品的设计过程中，软件设计和硬件设计是紧密结合、相互协调的。这就产生了一种全新的发展中的设计理论——软硬件协同设计。这种方法的特点是，在设计时从系统功能的实现角度考虑，把实现时的软硬件同时考虑进去，硬件设计包括芯片级“功能定制”设计。既可最大限度地利用有效资源，缩短开发周期，又能取得更好的设计效果。
系统协同设计的整个流程从确定系统要求开始，包含系统要求的功能、性能、功耗、成本、可靠性和开发时间等。这些要求形成了由项目开发小组和市场专家共同制定的初步说明文档。系统设计首先确定所需的功能。复杂系统设计最常用的方法是将整个系统划分为较简单的子系统及这些子系统的模块组合，然后以一种选定的语言对各个对象子系统加以描述，产生设计说明文档。其次，是把系统功能转换成组织结构，将抽象的功能描述模型转换成组织结构模型。由于针对一个系统可建立多种模型，因此应根据系统的仿真和先前的经验米选择模型。
3 嵌入式软件开发的方法论
在建立一个完整的嵌入式软件或是产品时，大部分系统都很复杂，不但功能规格很多，还必须考虑例如价格、性能等其他因素，否则很容易做出一个失败的系统或是产品。因此，在进行系统开发之前，必须先了解一些系统设计技术，使得在开发过程中更为顺利。一般来说，产品设计的过程会经历几个步骤，为了确保这些步骤的合理性，我们需要一个设计方法论来面对整个设计过程。采用方法论有以下三个重要理由。
确认所做的每一件事情都是必须要做的，不做无谓的工作，也不漏掉关键性的重要工作，其中包含性能最佳化或是功能测试。
根据设计方法论可以发展出计算机辅助工具或是设计经验累积，汲取每一次产品开发的经验。再经过量化之后，可以发展出一套工具或是方法，让往后的产品设计步入自动化。
开发团队遵循同一套方法论，可以让团队成员更容易彼此沟通。每个人都能在短时间内了解整体过程中将经历哪些过程，需要何种支持与接收到何种结果。此外，也容易通过一套已经定义好的方法论，彼此相互合作协调。设计过程的目标是做出有一定用途且具有创新点的产品。产品的典型规格包含功能性、制造成本、性能表现、省电考虑和其他特性。
4 结束语
购物车(0)
