首页 > 期刊 > 电子测试 > 高速时钟电路的EMC设计 【正文】
摘要:能产等射频范围内信号的设备都可能产生电磁干扰(EMI),在高速数字系统中,时钟电路是主要的电磁干扰源,时钟电路的EMC(电磁兼容性)设计好坏直接关系到系统辐射情况和系统的性能。本文讨论了时钟电路中电磁干扰的产生机理和危害,以及降低时钟电路电磁干扰的方法。并采用HYPERLYNX软件来对方法进行验证。
关键词:高速时钟电路 emc设计 高速数字系统 电磁干扰源 电磁兼容性
单位:
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
相关期刊
相关范文
省级期刊
¥400.00