摘要：本文介绍了一种新型异步FIFO的设计和ASIC实现，与传统的格雷码作异步FIFO指针的方法不同，该FIFO实现方案采用了一种移位码，在避免了亚稳态出现的同时缩短了关键路径，提高了工作频率。本设计采用Verilog硬件描述语言实现，具有良好的可移植性和设计灵活性。最后，给出了系统的综合实现结果。

关键词：fwo异步电路 亚稳态 

单位：苏州工业职业技术学院 江苏苏州215104