摘要：采样速率是数字存储示波器的瓶颈，它制约着数字存储示波器的发展。针对这一问题，在分析时间交叉采样方法原理的基础上，提出了一种用低速电路实现高速采样的设计思路。具体介绍了示波器的信号调理电路和高速并行ADC系统的基本原理，并详细分析了各部分硬件电路。该电路系统不仅性能好、成本低，而且采用此电路的示波器已投入生产，产品符合要求、运行稳定。

关键词：数字存储示波器 信号调理 时钟分配 运算放大器 

单位：郑州大学物理工程学院 河南郑州450001